JPS63303436A - プログラム開発装置 - Google Patents
プログラム開発装置Info
- Publication number
- JPS63303436A JPS63303436A JP62139147A JP13914787A JPS63303436A JP S63303436 A JPS63303436 A JP S63303436A JP 62139147 A JP62139147 A JP 62139147A JP 13914787 A JP13914787 A JP 13914787A JP S63303436 A JPS63303436 A JP S63303436A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microcomputer
- program
- random number
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータの回路エミュレーション
を行なう装置に関し、特にプログラム開発に使用する装
置に関する。
を行なう装置に関し、特にプログラム開発に使用する装
置に関する。
マイクロコンピュータを使ったシステムを作り、仕様ど
おりにマイクロコンピュータが動作するかどうかのチェ
ックを行なう場合には、ハードウェア・ソフトウェア両
方の開発段階やシステム全体の評価段階で、回路エミー
レータ（ＩＣｇ：ＩｎＣ１ｒｃｕｉｔ Ｂｍｕｌａｔｏ
ｒ）が使用される。すなわち目的とするマイクロコンピ
ュータの機械語トなったプログラムをそのまま実行し、
適当なところでプログラムの実行を中断させ、その時点
でのメモリやレジスタの内容を表示してデバヤグを行な
うのである。
おりにマイクロコンピュータが動作するかどうかのチェ
ックを行なう場合には、ハードウェア・ソフトウェア両
方の開発段階やシステム全体の評価段階で、回路エミー
レータ（ＩＣｇ：ＩｎＣ１ｒｃｕｉｔ Ｂｍｕｌａｔｏ
ｒ）が使用される。すなわち目的とするマイクロコンピ
ュータの機械語トなったプログラムをそのまま実行し、
適当なところでプログラムの実行を中断させ、その時点
でのメモリやレジスタの内容を表示してデバヤグを行な
うのである。
このように、ＩＣＥを用いてマイクロコンピュータのプ
ログラム開発を行なう従来のシステムの概略ブロック図
を第３図に示す。１ｒｉＩＣＥ、２はマイクロコンビ瓢
−夕のプログラム開発を必要上しているユーザーのター
ゲットシステム。３ｒｌｔスー バー＋ ）＜イザー、
４ｒｊプログラム開発用マイクロコンピュータ、５ｒｔ
ターゲ、トシステム２におけるマイクロコンピュータと
の信号人出力部、６はＩＣＥとユーザーのターゲラトン
ステム間の人出力信号、７ｒｉリセット信号である。タ
ーケットシステム２においてプログラム開発を行なう場
合にｒｘ、ＩＣＥｘの中にプログラム開発用マイコンチ
ダプを直き、このマイコンに対してスーツく一ノ（イザ
ー３より処理要求が出され、この処理要求に基づき所望
の処理を実行した後、信号６としてターゲットシステム
２との信号入出力を行ない、ターゲットシステム２に必
要なプログラム開発を行なう。
ログラム開発を行なう従来のシステムの概略ブロック図
を第３図に示す。１ｒｉＩＣＥ、２はマイクロコンビ瓢
−夕のプログラム開発を必要上しているユーザーのター
ゲットシステム。３ｒｌｔスー バー＋ ）＜イザー、
４ｒｊプログラム開発用マイクロコンピュータ、５ｒｔ
ターゲ、トシステム２におけるマイクロコンピュータと
の信号人出力部、６はＩＣＥとユーザーのターゲラトン
ステム間の人出力信号、７ｒｉリセット信号である。タ
ーケットシステム２においてプログラム開発を行なう場
合にｒｘ、ＩＣＥｘの中にプログラム開発用マイコンチ
ダプを直き、このマイコンに対してスーツく一ノ（イザ
ー３より処理要求が出され、この処理要求に基づき所望
の処理を実行した後、信号６としてターゲットシステム
２との信号入出力を行ない、ターゲットシステム２に必
要なプログラム開発を行なう。
上述した従来のＩＣＥＫよってプログラム開発を行なう
場合、プログラム開発用マイクロコンピュータの中でリ
セットにより初期化されないレジスタ（たとえばスタッ
クポインタ等）においては、リセットをかけなくてもそ
のレジスタの初期状態が同一機能のＬＳＩであってもイ
固々のＬＳＩの特性によって左右され一定の値にはなら
ないことがある。従って本来ならば、プログラムにより
前述のリセットのかからないレジスタに所定の値を設定
をしなければならないのだが、Ｉ（ｌのユーザがこれを
忘れる場合がある。その場合、たまたま設定すべき値と
リセ２トのかからないレジスタの内容とが一致すると正
常に動作する。しかしながら、このようなプログラムを
同一機能の他のＬＳＩで実行させようとすると、設定す
べき値とリセットのかからないレジスタの内容とが異な
り、異常動作をしてしまうという欠点があった。
場合、プログラム開発用マイクロコンピュータの中でリ
セットにより初期化されないレジスタ（たとえばスタッ
クポインタ等）においては、リセットをかけなくてもそ
のレジスタの初期状態が同一機能のＬＳＩであってもイ
固々のＬＳＩの特性によって左右され一定の値にはなら
ないことがある。従って本来ならば、プログラムにより
前述のリセットのかからないレジスタに所定の値を設定
をしなければならないのだが、Ｉ（ｌのユーザがこれを
忘れる場合がある。その場合、たまたま設定すべき値と
リセ２トのかからないレジスタの内容とが一致すると正
常に動作する。しかしながら、このようなプログラムを
同一機能の他のＬＳＩで実行させようとすると、設定す
べき値とリセットのかからないレジスタの内容とが異な
り、異常動作をしてしまうという欠点があった。
本発明のプログラム開発装置はプログラム開発用マイク
ロコンピュータの中でリセット信号で初期化されないレ
ジスタに対してリセット毎に強制的に異なる値を設定す
る手段を設けたことを特徴とする。
ロコンピュータの中でリセット信号で初期化されないレ
ジスタに対してリセット毎に強制的に異なる値を設定す
る手段を設けたことを特徴とする。
次に１本発明について図面を参照してさらに詳しく説明
する。第１図は本発明の一実施例を示す概略ブロック図
である。１ｒｔＩＣＷ 、２ｒｊマイクロコンビーータ
のプログラム開発を必要としているユーザーのターゲッ
トシステム、３はスーパーバイザー、４ｒｉプログラム
開発用マイクロコンピュータ、５はユーザーのターゲッ
トシステム２におけるマイクロコンビーータとの信号入
出力部。
する。第１図は本発明の一実施例を示す概略ブロック図
である。１ｒｔＩＣＷ 、２ｒｊマイクロコンビーータ
のプログラム開発を必要としているユーザーのターゲッ
トシステム、３はスーパーバイザー、４ｒｉプログラム
開発用マイクロコンピュータ、５はユーザーのターゲッ
トシステム２におけるマイクロコンビーータとの信号入
出力部。
６ｒｉＩＣＥ１とユーザーシステム２間の入出力信号、
７はリセット信号、９は乱数発生装置、１０は乱数信号
でを・る。ＩＣｇｔの中でスーパーバイザー３からリセ
ット命令７が出された時、リセット命令ハマイクロコン
ピュータ４に伝達されるのと同時に乱数発生回路９Ｖｃ
人力される。そして乱数発生回路９から発生された乱数
信号１０がマイクロコンピュータ４内のリセットのかか
らないレジスタへ書込まれる。乱数発生回路９に一例と
して第２図のような構成されており、リセット信号７が
入力されると、乱数発生回路中のレジスタＲ０〜Ｒ３の
値が信号１０として出力される。以上のような動作によ
り、リセット動作をする度にリセットのかからないレジ
スターには夫々異なった値が設定できる。従ってリセッ
トのかからないレジスタはリセ、アト毎に異なる内容が
設定されるので。
７はリセット信号、９は乱数発生装置、１０は乱数信号
でを・る。ＩＣｇｔの中でスーパーバイザー３からリセ
ット命令７が出された時、リセット命令ハマイクロコン
ピュータ４に伝達されるのと同時に乱数発生回路９Ｖｃ
人力される。そして乱数発生回路９から発生された乱数
信号１０がマイクロコンピュータ４内のリセットのかか
らないレジスタへ書込まれる。乱数発生回路９に一例と
して第２図のような構成されており、リセット信号７が
入力されると、乱数発生回路中のレジスタＲ０〜Ｒ３の
値が信号１０として出力される。以上のような動作によ
り、リセット動作をする度にリセットのかからないレジ
スターには夫々異なった値が設定できる。従ってリセッ
トのかからないレジスタはリセ、アト毎に異なる内容が
設定されるので。
必ず本来設定すべき値とに異なるケースが生じ、そｔ［
よってプログラムミスをユーザーに教えることがで与る
。
よってプログラムミスをユーザーに教えることがで与る
。
以上鋏明したように本発明は、マイクロコンピュータの
プログラム開発装置において、マイクロコンビーータの
中でリセ・ノドのかからないレジスタに対しリセット毎
に異なる値を設定する機能を設けることにより、プログ
ラム作製時にレジスタの初期化を忘れた時のプログラム
ミスを防ぐことができる。従って、プログラム開発時に
は正常動作をしており、Ｉ産時には多数のマイクロコン
ビーータが異常動作をするということによる損失を防ぐ
ことができるという効果がある。
プログラム開発装置において、マイクロコンビーータの
中でリセ・ノドのかからないレジスタに対しリセット毎
に異なる値を設定する機能を設けることにより、プログ
ラム作製時にレジスタの初期化を忘れた時のプログラム
ミスを防ぐことができる。従って、プログラム開発時に
は正常動作をしており、Ｉ産時には多数のマイクロコン
ビーータが異常動作をするということによる損失を防ぐ
ことができるという効果がある。
第１図は本発明の一実施例を示す概略ブロック図、第２
図は乱数発生回路の回路図、第３図は従来例の概略ブロ
ック図である。 ｌ・・・・・・ＩＣＥ（プログラム開発装置）、２・・
・・・・マイクロコンピュータのプログラム開発を必要
としているユーザーのターゲットシステム、３・・・・
・・スーパーバイザー（処理要求発生部）、４・・・・
・・ブログラム開発用マイクロコンピュータ、５・・・
・・・２のユーザーシステムにおけるマイクロコンピュ
ータとの信号入出力部％６・・・・・・１のＩＣＥと２
のユーザーシステム間の人出力信号、７・・・・・・Ｉ
ＣＥ内のリセット信号、９・・・・・・乱数発生装置、
１０・・・・・・乱数信号。
図は乱数発生回路の回路図、第３図は従来例の概略ブロ
ック図である。 ｌ・・・・・・ＩＣＥ（プログラム開発装置）、２・・
・・・・マイクロコンピュータのプログラム開発を必要
としているユーザーのターゲットシステム、３・・・・
・・スーパーバイザー（処理要求発生部）、４・・・・
・・ブログラム開発用マイクロコンピュータ、５・・・
・・・２のユーザーシステムにおけるマイクロコンピュ
ータとの信号入出力部％６・・・・・・１のＩＣＥと２
のユーザーシステム間の人出力信号、７・・・・・・Ｉ
ＣＥ内のリセット信号、９・・・・・・乱数発生装置、
１０・・・・・・乱数信号。
Claims (1)
- マイクロコンピュータの回路エミュレーションを行なう
プログラム開発装置において、プログラム開発用マイク
ロコンピュータの中でリセット信号により初期化されな
いレジスタに対してリセット毎に異なる値を強制的に設
定する手段を設けたことを特徴とするプログラム開発装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139147A JPS63303436A (ja) | 1987-06-02 | 1987-06-02 | プログラム開発装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139147A JPS63303436A (ja) | 1987-06-02 | 1987-06-02 | プログラム開発装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63303436A true JPS63303436A (ja) | 1988-12-12 |
Family
ID=15238662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62139147A Pending JPS63303436A (ja) | 1987-06-02 | 1987-06-02 | プログラム開発装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63303436A (ja) |
-
1987
- 1987-06-02 JP JP62139147A patent/JPS63303436A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011212B1 (ko) | 데이타 프로세서 | |
| US10102050B2 (en) | System and method for generating cross-core breakpoints in a multi-core microcontroller | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPH0728670A (ja) | 情報処理装置 | |
| EP0696771A2 (en) | A method for programming a data processing system | |
| EP0378242B1 (en) | Integrated circuit with a debug environment | |
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JPS5916054A (ja) | マイクロ・プロセツサ | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| Holt et al. | A software development system for microcomputers | |
| JPH0194451A (ja) | プログラム開発装置 | |
| Schubert | A hybrid model for reasoning about composed hardware systems | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| England | A new face for old moses: an exercise in swift and C interoperability | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| Leach | Design and implementation of a local area network utilizing Intel 310/80286 systems | |
| JPH05334460A (ja) | シングルチップマイクロコンピュータ | |
| Parker | mx~ ransac~ lons on Nuclear mence, Vol. NS-26, No. 3, June 1979 | |
| JPS61286936A (ja) | ステップ動作制御方式 | |
| JPH021032A (ja) | エミュレーション・チップ | |
| JPH03201137A (ja) | ノンマスカブルインタラプト指示信号制御回路 | |
| JPS59153245A (ja) | デバツグ装置 | |
| JPS63233442A (ja) | デバツク支援回路を有するプロセツサ |