JPH0194451A - プログラム開発装置 - Google Patents
プログラム開発装置Info
- Publication number
- JPH0194451A JPH0194451A JP62252756A JP25275687A JPH0194451A JP H0194451 A JPH0194451 A JP H0194451A JP 62252756 A JP62252756 A JP 62252756A JP 25275687 A JP25275687 A JP 25275687A JP H0194451 A JPH0194451 A JP H0194451A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- signal
- register
- reset signal
- initialized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- WKVZMKDXJFCMMD-UVWUDEKDSA-L (5ar,8ar,9r)-5-[[(2r,4ar,6r,7r,8r,8as)-7,8-dihydroxy-2-methyl-4,4a,6,7,8,8a-hexahydropyrano[3,2-d][1,3]dioxin-6-yl]oxy]-9-(4-hydroxy-3,5-dimethoxyphenyl)-5a,6,8a,9-tetrahydro-5h-[2]benzofuro[6,5-f][1,3]benzodioxol-8-one;azanide;n,3-bis(2-chloroethyl)-2-ox Chemical compound [NH2-].[NH2-].Cl[Pt+2]Cl.ClCCNP1(=O)OCCCN1CCCl.COC1=C(O)C(OC)=CC([C@@H]2C3=CC=4OCOC=4C=C3C(O[C@H]3[C@@H]([C@@H](O)[C@@H]4O[C@H](C)OC[C@H]4O3)O)[C@@H]3[C@@H]2C(OC3)=O)=C1 WKVZMKDXJFCMMD-UVWUDEKDSA-L 0.000 abstract description 2
- 101001036256 Homo sapiens Little elongation complex subunit 1 Proteins 0.000 abstract 1
- 102100039423 Little elongation complex subunit 1 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム開発装置に関し、特にマイクロコン
ピュータのエミュレーションを行なうプログラム開発装
置に関する。
ピュータのエミュレーションを行なうプログラム開発装
置に関する。
マイクロコンピュータを使ったシステムを構築し、仕様
どおりにマイクロコンピュータが動作するかどうかのチ
エツクを行なう場合には、ハードウェア・ソフトウェア
両方の開発段階やシステム全体評価でエミュレータ（Ｉ
ＣＥ ： Ｉｎ Ｃ１ｒｃｕｉｔＥ＊ｕｌａｔｏｒ）
が使用される。すなわち、目的とするマイクロコンピュ
ータの機械語となったプログラムをそのまま実行し、適
当なところでプログラムの実行を中断させ、その時点で
のメモリやレジスタの内容を表示してデバグを行なうの
である。
どおりにマイクロコンピュータが動作するかどうかのチ
エツクを行なう場合には、ハードウェア・ソフトウェア
両方の開発段階やシステム全体評価でエミュレータ（Ｉ
ＣＥ ： Ｉｎ Ｃ１ｒｃｕｉｔＥ＊ｕｌａｔｏｒ）
が使用される。すなわち、目的とするマイクロコンピュ
ータの機械語となったプログラムをそのまま実行し、適
当なところでプログラムの実行を中断させ、その時点で
のメモリやレジスタの内容を表示してデバグを行なうの
である。
このように、ＩＣＥを用いてマイクロコンピュータのプ
ログラム開発を行なう従来のシステムの概略ブロック図
を第４図に示す。１はＩＣＥ、２はマイクロコンピュー
タのプログラム開発を必要としているユーザのターゲッ
トシステム、３はスパーバイザ、４はプログラム開発用
マイクロコンピュータ、５はターゲットシステム２にお
けるマイクロコンピュータとの信号入出力部、６はＩＣ
Ｅとユーザのターゲットシステム間の入出力信号。
ログラム開発を行なう従来のシステムの概略ブロック図
を第４図に示す。１はＩＣＥ、２はマイクロコンピュー
タのプログラム開発を必要としているユーザのターゲッ
トシステム、３はスパーバイザ、４はプログラム開発用
マイクロコンピュータ、５はターゲットシステム２にお
けるマイクロコンピュータとの信号入出力部、６はＩＣ
Ｅとユーザのターゲットシステム間の入出力信号。
７はリセット信号である。
ターゲットシステム２においてプログラム開発を行なう
場合には、ＩＣＥＩの中にプログラム開発用マイクロコ
ンピュータ４を置き、このマイクロコンピュータに対し
てスパーバイザ３より処理要求が出され、この処理要求
に基づき処理された後、信号６としてターゲットシステ
ム２との信号入出力を行ない、ターゲット２に必要なプ
ログラム開発を行なう。
場合には、ＩＣＥＩの中にプログラム開発用マイクロコ
ンピュータ４を置き、このマイクロコンピュータに対し
てスパーバイザ３より処理要求が出され、この処理要求
に基づき処理された後、信号６としてターゲットシステ
ム２との信号入出力を行ない、ターゲット２に必要なプ
ログラム開発を行なう。
上述した従来のＩＣＥによってプログラム開発を行なう
場合、マイクロコンピュータ内のリセット信号により初
期化されないレジスタにおいては、リセット動作後のレ
ジスタの初期状態が同一機能のＬＳＩであっても、個々
のＬＳＩの特性によって左右される。しかし、１個のＬ
ＳＩについては、リセット信号により初期化されないレ
ジスタであっても、その値は特定値になる確率が高い。
場合、マイクロコンピュータ内のリセット信号により初
期化されないレジスタにおいては、リセット動作後のレ
ジスタの初期状態が同一機能のＬＳＩであっても、個々
のＬＳＩの特性によって左右される。しかし、１個のＬ
ＳＩについては、リセット信号により初期化されないレ
ジスタであっても、その値は特定値になる確率が高い。
本来、プログラムにより前述のレジスタの機能設定をし
なければならないが、プログラム設計者がこれを忘れて
も、設定すべき値と前述の特性値とが一致すると正常に
動作する。このようなプログラムを同一機能の他のＬＳ
Ｉを用いて動作させると、前述の理由により異゛常動作
をしてしまうという欠点があった。
なければならないが、プログラム設計者がこれを忘れて
も、設定すべき値と前述の特性値とが一致すると正常に
動作する。このようなプログラムを同一機能の他のＬＳ
Ｉを用いて動作させると、前述の理由により異゛常動作
をしてしまうという欠点があった。
本発明のプログラム開発装置は、内部に、ある特定の状
態を設定する状態設定信号と、プログラム開発用のマイ
クロコンピュータおよび前記マイクロコンピュータに対
し割り込み等の制御を行う第１の装置と、この第１の装
置より出力し前記マイクロコンピュータへ入力するリセ
ット信号と、このリセット信号および前記状態設定信号
を入力として前記状態設定信号が所定の状態の時には、
前記リセット信号がアクティブとなる毎に、前記マイク
ロコンピュータ内のリセット信号により初期化されない
レジスタへ異なる値を設定し、また前記状態設定信号が
所定の状態でない時には、前記リセット信号がアクティ
ブであれば、前記マイクロコンピュータ内のリセット信
号により初期化されないレジスタに異なる値を設定しな
いという設定値制御手段を有している。
態を設定する状態設定信号と、プログラム開発用のマイ
クロコンピュータおよび前記マイクロコンピュータに対
し割り込み等の制御を行う第１の装置と、この第１の装
置より出力し前記マイクロコンピュータへ入力するリセ
ット信号と、このリセット信号および前記状態設定信号
を入力として前記状態設定信号が所定の状態の時には、
前記リセット信号がアクティブとなる毎に、前記マイク
ロコンピュータ内のリセット信号により初期化されない
レジスタへ異なる値を設定し、また前記状態設定信号が
所定の状態でない時には、前記リセット信号がアクティ
ブであれば、前記マイクロコンピュータ内のリセット信
号により初期化されないレジスタに異なる値を設定しな
いという設定値制御手段を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示す概略ブロック図で
ある。１はＩＣＥ、２はユーザのターゲットシステム、
３はスーパーバイザ、４はマイクロコンピュータ、５は
ユーザのターゲットシステム２の内部にある信号入出力
部、６はＩＣＥＩとユーザのターゲットシステム２間の
入出力信号、７はリセット信号、９は乱数発生装置、１
０は乱数信号、１１は設定値制御装置、１２は電源電圧
が所定の電圧以下になった時セットされるスタンバイフ
ラグで、ここでは電源電圧が所定の電圧以下であった時
、論理“Ｈ′′にセットするものとする。１３は設定値
制御信号である。
ある。１はＩＣＥ、２はユーザのターゲットシステム、
３はスーパーバイザ、４はマイクロコンピュータ、５は
ユーザのターゲットシステム２の内部にある信号入出力
部、６はＩＣＥＩとユーザのターゲットシステム２間の
入出力信号、７はリセット信号、９は乱数発生装置、１
０は乱数信号、１１は設定値制御装置、１２は電源電圧
が所定の電圧以下になった時セットされるスタンバイフ
ラグで、ここでは電源電圧が所定の電圧以下であった時
、論理“Ｈ′′にセットするものとする。１３は設定値
制御信号である。
次に、第１図を用いて、本実施例の動作を説明する。
ＩＣＥＩの中でスーパーバイザ３でリセット命令が実行
されると、リセット信号７がアクティブとなり、マイク
ロコンピュータ４と設定値制御装置に入力する。ここで
、マイクロコンピュータ４に加える電源電圧が所定の電
圧以下になった場合、マイクロコンピュータ４内部のレ
ジスタ等がデータを保持できず、不定となる。また、ス
タンバイフラグ１２は論理゛ＨＩ＋側に設定される。
されると、リセット信号７がアクティブとなり、マイク
ロコンピュータ４と設定値制御装置に入力する。ここで
、マイクロコンピュータ４に加える電源電圧が所定の電
圧以下になった場合、マイクロコンピュータ４内部のレ
ジスタ等がデータを保持できず、不定となる。また、ス
タンバイフラグ１２は論理゛ＨＩ＋側に設定される。
本実施例ではスタンバイフラグが論理“Ｈｕの時、設定
値制御信号１３はアクティブにしないので、乱数発生装
置９は乱数を発生せず、マイクロコンピュータ４内のリ
セット信号により初期化されないレジスタは不定のまま
である。また、スタンバイフラグ１２が論理“Ｈｏ”で
ない時は、リセット信号７によって設定値制御信号１３
はアクティブとなり、乱数発生装置９より乱数信号１０
が発生し、マイクロコンピュータ４内のリセット信号に
より初期化されないレジスタへ入力される。
値制御信号１３はアクティブにしないので、乱数発生装
置９は乱数を発生せず、マイクロコンピュータ４内のリ
セット信号により初期化されないレジスタは不定のまま
である。また、スタンバイフラグ１２が論理“Ｈｏ”で
ない時は、リセット信号７によって設定値制御信号１３
はアクティブとなり、乱数発生装置９より乱数信号１０
が発生し、マイクロコンピュータ４内のリセット信号に
より初期化されないレジスタへ入力される。
尚、設定値制御装置１１は２人力ＡＮＤの論理で構成で
きる。
きる。
訣な、第３図に乱数発生装置９の内部の一回路例を示す
。
。
第２図は本発明の第２の実施例の概略ブロック図である
。
。
この図で、１はＩＣＥ、２はユーザのターゲットシステ
ム、３はスーパーバイザ、４はプログラム開発用マイク
ロコンピュータ、５はユーザーターゲットシステム２の
内部にある信号入出力部、６はＩＣＥＩとユーザーター
ゲットシステム２間の入出力信号、７はリセット信号、
８はスーパーバイザ３より出力する状態設定信号、９は
乱数発生装置、１０は乱数信号、１１は設定値制御装置
、１３は設定値制御信号である。
ム、３はスーパーバイザ、４はプログラム開発用マイク
ロコンピュータ、５はユーザーターゲットシステム２の
内部にある信号入出力部、６はＩＣＥＩとユーザーター
ゲットシステム２間の入出力信号、７はリセット信号、
８はスーパーバイザ３より出力する状態設定信号、９は
乱数発生装置、１０は乱数信号、１１は設定値制御装置
、１３は設定値制御信号である。
この実施例では、スパーバイザ３より出力する状態設定
信号によって、乱数をプログラム開発用マイクロコンピ
ュータ４内のリセット信号で初期化されないレジスタに
設定するかどうかを決定する。
信号によって、乱数をプログラム開発用マイクロコンピ
ュータ４内のリセット信号で初期化されないレジスタに
設定するかどうかを決定する。
本ＩＣＥ１でプログラムのデバグを行なう場合は、プロ
グラム開発用マイクロコンピュータ４内のリセット信号
で初期化されないレジスタに乱数を設定して行なう、ま
た、プログラム開発用マイクロコンピュータ４を、リア
ルタイムに動作させる場合は、プログラム開発用マイク
ロコンピュータ４内のリセット信号によって初期化され
ないレジスタに乱数を設定しないで動作させることで行
なうことができる。
グラム開発用マイクロコンピュータ４内のリセット信号
で初期化されないレジスタに乱数を設定して行なう、ま
た、プログラム開発用マイクロコンピュータ４を、リア
ルタイムに動作させる場合は、プログラム開発用マイク
ロコンピュータ４内のリセット信号によって初期化され
ないレジスタに乱数を設定しないで動作させることで行
なうことができる。
以上説明したように本発明は、マイクロコンピュータの
プログラム開発装置において、マイクロコンピュータの
リセット時に初期化されないレジスタに、リセット毎に
異なる値を設定する機能を有することにより、プログラ
ム作製時にレジスタの初期化を実行しないプログラムミ
スを防ぐことができる。従って、プログラム開発時には
正常動作をしており、量産時には、多数のマイクロコン
ピュータが異常動作をするというようなことによる損失
を防ぐことができるという効果がある。
プログラム開発装置において、マイクロコンピュータの
リセット時に初期化されないレジスタに、リセット毎に
異なる値を設定する機能を有することにより、プログラ
ム作製時にレジスタの初期化を実行しないプログラムミ
スを防ぐことができる。従って、プログラム開発時には
正常動作をしており、量産時には、多数のマイクロコン
ピュータが異常動作をするというようなことによる損失
を防ぐことができるという効果がある。
また、第１の実施例のように、マイクロコンピュータに
加える電源電圧が所定の電圧より低下してマイクロコン
ピュータ内のレジスタの値が不定となった場合、マイク
ロコンピュータのスタンバイフラグを判定することで電
源電圧を加えてからのリセット動作も正常に行なえると
いう効果に加え、第２の実施例のように、マイクロコン
ピュータ内のリセット信号で初期化されないレジスタに
乱数を設定するか否かを状態設定信号によって制御する
ことで、例えば、プログラムのデバグは、乱数をリセッ
ト信号毎に、マイクロコンピュータ内のリセット信号に
より初期化されないレジスタに設定して行ない、プログ
ラムが完成してリアルタイムに動作させる時は、乱数を
マイクロコンピュータ内のリセット信号により初期化さ
れないレジスタに設定せずに行うことで、プログラムミ
スグの精度向上が図れ、しかも実際の動作に即した効率
の良いプログラム開発ができるという効果もある。
加える電源電圧が所定の電圧より低下してマイクロコン
ピュータ内のレジスタの値が不定となった場合、マイク
ロコンピュータのスタンバイフラグを判定することで電
源電圧を加えてからのリセット動作も正常に行なえると
いう効果に加え、第２の実施例のように、マイクロコン
ピュータ内のリセット信号で初期化されないレジスタに
乱数を設定するか否かを状態設定信号によって制御する
ことで、例えば、プログラムのデバグは、乱数をリセッ
ト信号毎に、マイクロコンピュータ内のリセット信号に
より初期化されないレジスタに設定して行ない、プログ
ラムが完成してリアルタイムに動作させる時は、乱数を
マイクロコンピュータ内のリセット信号により初期化さ
れないレジスタに設定せずに行うことで、プログラムミ
スグの精度向上が図れ、しかも実際の動作に即した効率
の良いプログラム開発ができるという効果もある。
第１図および第２図は本発明の第１および第２の実施例
の概略ブロック図、第３図は第１図および第２図の乱数
発生装置９の内部の一回路例を示す図、第４図は従来例
を示す概略ブロック図である。 １・・・ＩＣＥ（プログラム開発装置）、２・・・マイ
クロコンピュータのプログラム開発を必要としているユ
ーザのターゲットシステム、３・・・スーパーバイザ（
処理要求発生部）４・・・プログラム開発用マイクロコ
ンピュータ、５・・・信号入出力部、６・・・入出力信
号、７・・・ＩＣＥ内のリセット信号、９・・・乱数発
生装置、１０・・・乱数信号、１１・・・設定値制御装
置、１２・・・スタンバイフラグ、１３・・・設定値制
御信号、８・・・状態設定信号。
の概略ブロック図、第３図は第１図および第２図の乱数
発生装置９の内部の一回路例を示す図、第４図は従来例
を示す概略ブロック図である。 １・・・ＩＣＥ（プログラム開発装置）、２・・・マイ
クロコンピュータのプログラム開発を必要としているユ
ーザのターゲットシステム、３・・・スーパーバイザ（
処理要求発生部）４・・・プログラム開発用マイクロコ
ンピュータ、５・・・信号入出力部、６・・・入出力信
号、７・・・ＩＣＥ内のリセット信号、９・・・乱数発
生装置、１０・・・乱数信号、１１・・・設定値制御装
置、１２・・・スタンバイフラグ、１３・・・設定値制
御信号、８・・・状態設定信号。
Claims (1)
- マイクロコンピュータのエミュレーションを行なうエミ
ュレータ内部に、ある特定の状態を設定する状態設定信
号と、プログラム開発用のマイクロコンピュータおよび
前記マイクロコンピュータに対し割り込み等の制御を行
う第１の装置と、この第１の装置より出力し前記マイク
ロコンピュータへ入力するリセット信号と、このリセッ
ト信号および前記状態設定信号を入力として前記状態設
定信号が所定の状態の時には、前記リセット信号がアク
ティブとなる毎に、前記マイクロコンピュータ内のリセ
ット信号により初期化されないレジスタへ異なる値を設
定し、また前記状態設定信号が所定の状態でない時には
、前記リセット信号がアクティブであれば、前記マイク
ロコンピュータ内のリセット信号により初期化されない
レジスタに異なる値を設定しないという設定値制御手段
を有する事を特徴とするプログラム開発装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252756A JPH0769857B2 (ja) | 1987-10-06 | 1987-10-06 | プログラム開発装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62252756A JPH0769857B2 (ja) | 1987-10-06 | 1987-10-06 | プログラム開発装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0194451A true JPH0194451A (ja) | 1989-04-13 |
| JPH0769857B2 JPH0769857B2 (ja) | 1995-07-31 |
Family
ID=17241851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62252756A Expired - Lifetime JPH0769857B2 (ja) | 1987-10-06 | 1987-10-06 | プログラム開発装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769857B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132218A (ja) * | 1983-12-20 | 1985-07-15 | Nec Corp | マイクロコンピユ−タ |
-
1987
- 1987-10-06 JP JP62252756A patent/JPH0769857B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132218A (ja) * | 1983-12-20 | 1985-07-15 | Nec Corp | マイクロコンピユ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0769857B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361348A (en) | Debug circuit of a signal processor | |
| US20050097398A1 (en) | Program debug method and apparatus | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPH0157824B2 (ja) | ||
| US5623674A (en) | Method for determining steerable interrupt request lines used by PCMCIA controllers | |
| JPH0550016B2 (ja) | ||
| JPH0769857B2 (ja) | プログラム開発装置 | |
| JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
| JP2875606B2 (ja) | 試験装置 | |
| JPS5938608B2 (ja) | デ−タ転送制御方式 | |
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPS6223896B2 (ja) | ||
| JPS6214240A (ja) | プログラム検査方式 | |
| JPS63303436A (ja) | プログラム開発装置 | |
| JPH0675821A (ja) | 論理装置試験システム | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPH0724033B2 (ja) | 開発支援装置 | |
| JPH04107745A (ja) | インサーキット・エミュレータ | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPH0322146A (ja) | マイクロプログラム制御装置 | |
| JPS63126043A (ja) | 論理シミユレ−タ | |
| JPS6398034A (ja) | シヤド−メモリ方式 | |
| JPS5935245A (ja) | 擬似障害発生装置 |