JPS63303575A - フィ−ルドの基準信号形成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばタイプＣフォーマットを用いる放送
用１インチヘリカル方式のＶＴＲ等に用いて好適なフィ
ールドの基準信号形式回路に関する。

〔発明の概要〕

この発明はタイプＣフォーマントを用いるＶＴＲにおい
て、分離された夫々の同期信号を積分し、その積分値が
略等化パルスの幅に対応する値のときに等化パルス検出
信号を出力し、その出力される等化パルス検出信号の間
隔が等化パルスの間隔に略等しいときにフィールドの基
準信号を出力するようにすることにより、何等ノイズの
影響を受けることなく、フィールドの基準信号を形成す
るようにしたものである。

〔従来の技術〕

通常のビデオ機器では、垂直同期信号を複合ビデオ信号
から検出するが、特にタイプＣフォーマットの様に１．
５ヘツド記録ＶＴＲにおいては、１ヘツド（垂直同期信
号部分を記録しない）記録のＶＴＲが認められており、
そのタイプのＶＴＲは垂直同期信号として水平同期信号
の約半分の幅の等化パルスを検出し、それを垂直同期信
号（フィールドの基準信号）とする必要がある。

従来、等化パルスの幅の検出には複数の単安定マルチバ
イブレータを使用しており（例えば特開昭５６−５０６
７１号公報）、原理的には単安定マルチバイブレータで
タイミングの幅を設定してやり、その中に等化パルスの
立上り又は立下りエッヂがあるかどうかで、等化パルス
であるか否かを判定している。

例えば第４図の如く、第４図Ａに示すような成るパルス
が第１の単安定マルチバイブレータに供給されると、こ
こで第４図Ａのパルスの立下りエッヂに同期して第４図
Ｂに示すようなパルスを発生し、このパルスの立上りエ
ッヂに同期して第２の単安定マルチバイブレータで第４
図Ｃに示すようなパルスを発生し、このパルス幅の中で
第４図Ａに示したパルスが立上ればそのパルスを等化パ
ルスと層像と云うようなものである。

〔発明が解決しようとする問題点〕

ところで、上述したような方法の場合、ノイズの影響を
受けやすく、ノイズを等化パルスと誤検出してしまうお
それがある０例えば、第５図Ａに示すように２つのノイ
ズが第４図Ａの等化パルスの幅の間隔で複合同期信号に
乗った場合第１の単安定マルチバイブレータは第１のノ
イズの立下リエッヂに同期して第５図Ｂに示すようなパ
ルスを発生し、このパルスの立上りエッヂに同期して第
２の単安定マルチバイブレータが第５図Ｃに示すような
パルスを発生し、このパルス幅の中に第５図Ａの第２の
ノイズの立上りがあるので、これを等化パルスと誤検出
することになる。

この方法のように、対象となるパルスのエッヂのみに注
目して検出を行う限→この様な問題は避は難く、これを
回避するためには、成る程度の規模の保護回路が必要と
なってしまう。

この発明は斯る点に鑑みてなされたもので、簡単な回路
構成で同等ノイズの影響を受けることなく等化パルスを
検出して実質的にフィールドの基準信号を出力できるフ
ィールドの基準信号形成回路を提供するものである。

〔問題点を解決するための手段〕

この発明によるフィールドの基準信号形成回路は、同期
信号を分離する同期信号分離回路と、この同期信号分離
回路によって分離された夫々の同期信号を積分し、その
積分値が略等化パルスの幅に対応する値のときに等化パ
ルス検出信号を出力するパルス幅検出手段（２〜５）と
、このパルス幅検出手段から出力される上記等化パルス
検出信号の間隔が上記等化パルスの間隔に略等しいとき
にフィールドの基準信号を出力するパルス間隔検出手段
（６，７）とを備えるように構成している。

〔作用〕

パルス幅検出手段（２〜５）において、同期分離された
夫々の同期信号を積分し、その積分値が略等化パルスの
幅に対応するときにすなわち第１及び第２のスレッショ
ルドレベルＴｈｚ及びＴｈ２の間にあるときに等化パル
ス検出信号を出力する。

そして、パルス間隔検出手段（６，７）において、等化
パルス検出信号の間隔が等化パルスの間隔に略等しいと
きにフィールドの基準信号を出力する。

これにより、ノイズの影響を何等受けることなく、所望
のフィールドの基準信号を形成できる。

〔実施例〕

以下、この発明の一実施例を第１図〜第３図に基づいて
詳しく説明する。

第１図は本実施例の構成を示すもので、同図において、
（１１は同期信号分離回路（図示せず）においてビデオ
信号より分離された複合同期信号が供給される入力端子
であって、この入力端子（１）からの複合同期信号に含
まれる各同期パルスすなわち垂直同期パルス、水平同期
パルス及び等化パルスは積分器（２）に供給され、ここ
で順次積分される。

積分器（２）で積分された積分値はウィンドコンパレー
タ（３）に供給され、ここでスレッショルド設定器（４
）で与えられている第１及び第２のスレシッルドレベル
と比較される。第１及び第２のスレッシッ７Ｌ／Ｆレベ
ルは水平同期パルス及び等化パルスに関連して設定され
ており、例えば第１のスレッショルドレベルは等化パル
スの積分値より大きく水平同期パルスの積分値より小さ
い値に設定され、第２のスレッショルドレベルはＯより
大きく等化パルスの積分値より小さい値に設定されてい
る。

従って、第１のスレッショルドレベルより小さく第２の
スレッショルドレベルより大きい積分値のみが等化パル
スの幅に対応するものと着像され、等化パルス検出信号
として、入力端子（１）からの複合同期信号に応答する
タイミング発生器（５）からのタイミング信号に同期し
て出力される。つまり、（２）〜（５）は等化パルスの
幅を検出するパルス幅検出手段として働く。

ウィンドコンパレータ（３）より出力された等化パルス
検出信号はパルス間隔検出器（６）に供給され、ここで
等化パルス検出信号の間隔が等化パルスの間隔に等しい
か否かが判断され、等しければ出力パルス発生器（７）
より出力端子（８）にフィールドの基準信号が出力され
る。つまり、（６）、　（７）は等化パルスの間隔を検
出するパルス間隔検出手段として働く。なお、出力パル
ス発生器（７）は一度フイールドの基準信号が出力され
たら、次の垂直帰線消去期間が来るまで２度とパルス間
隔検出器（６）が働かないようにその入力を阻止する。

第２図は第１図の具体的回路構成の一例を示すもので、
入力端子（１）はバッファ（９）を介して積分器（２）
のインバータ（２ａ）の入力側に接続され、インバータ
（２ａ）の出力側は抵抗器（２ｂ）を介して正の電源端
子十Ｂに接続されると共に抵抗器（２Ｃ）を介してイン
バータ（２ｄ）の入力側に接続される。

またインバータ（２ｄ）の入力側はコンデンサ（２ｅ）
を介して接地される。インバータ（２ｄ）の出力側は抵
抗器（２ｆ）を介して正の電源端子十Ｂに接地されると
共に抵抗器（２ｇ）を介してインバータ（２ｈ）の入力
側に接続される。またインバータ（２ｈ）の入力側はコ
ンデンサ（２１）を介して接地される。インバータ（２
ｈ）の入力側は抵抗器（２ｊ）を介して正の電源端子十
Ｂに接続されると共にコンデンサ（２ｋ）を介して接地
される。　　（２ａ）〜（２ｇ）　、　　（２１）はウ
ィンドコンパレータ（３）における比較のタイミングを
合わせるための遅延要素であり、また２ｈ、　２３．２
には積分回路を構成する。

積分器（２）の出力側はウィンドコンパレータ（３）の
比較器（３ａ）の反転入力端子に接続されると共に比較
器（３ｂ）の非反転入力端子に接続される。スレッショ
ルド設定器（４）は正の電源端子十Ｂとアース間に直列
接続された抵抗器（４ａ）　、　　（４ｂ）及び（４ｃ
）から成り、抵抗器（４ａ）及び（４ｂ）の接続点が比
較器（３ａ）の反転入力端子に接続され、抵抗器（４ｂ
）及び（４ｃ）の接続点が比較器（３ｂ）の非反転入力
端子に接続される。抵抗器（４ａ）及び（４ｂ）の接続
点は第１のスレッショルドレベルＴｈｓを設定し、抵抗
器（４ｂ）及び（４ｃ）の接続点は第２のスレッショル
ドレベルＴｈ２を設定する。水平同期パルス分だけ積分
した電圧値をα、等化パルス分だけ積分した電圧値をβ
とすると第１のスレッショルドレベルＴｈｚはβくＴｈ
１〈αの関係に設定され、第２のスレッショルドレベル
Ｔｈ２は０くＴｈ２＜βの関係に設定される。

比較器（３ａ）及び（３ｂ）の各出力側は夫々ナンド回
路（３ｃ）及び（３ｄ）の一方の入力端に接続され、ナ
ンド回路（３Ｃ）及び（３ｄ）の各出力端はノア回路（
３ｅ）の各入力端に接続される。また、タイミング発生
器（５）はコンデンサ（５ａ）、バッファ（５ｂ）、抵
抗器（５ｃ）から成り、コンデンサ（５ａ）の一端はバ
ッファ（９）の出力側に接続され、他端はバッファ（５
ｂ）の入力側に接続されると共に抵抗器（５ｃ）を介し
て接地され、バッファ（５ｂ）の出力側がナンド回路（
３Ｃ）及び（３ｄ）の各他方の入力端に接続される。

ウィンドコンパレータ（３）の出力側はパルス間隔検出
器（６）のナンド回路（６ａ）の一方の入力端に接続さ
れ、ナンド回路（６ａ）の出力端は単安定マルチバイブ
レータ（６ｂ）の一方の入力端子に接続される。ＩＮ安
定マルチバイブレータ（６ｂ）はパルス幅を決定する時
定数としてコンデンサＣ１及び抵抗器Ｒ１を有する。単
安定マルチバイブレータ（６ｂ）の出力端子Ｑは次段の
単安定マルチバイブレータ（６ｃ）の他方の入力端子に
接続される。単安定マルチバイブレータ（６ｃ）の一方
の入力端子は正の電源端子に接続される。単安定マルチ
バイプレーグ（６ｃ）はパルス幅を決定する時定数とし
てコンデンサＣ２及び抵抗器Ｒ２を有する。

単安定マルチバイブレーク（６ｃ）の出力端子Ｑは単安
定マルチバイブレータ（６ｂ）の他方の入力端子に接続
されると共に出力パルス発生器（７）の単安定マルチバ
イブレータ（７ａ）の他方の入力端子及び単安定マルチ
バイブレータ（７ｂ）の一方の入力端子に接続される。

単安定マルチバイブレータ（７ａ）の一方の入力端子は
正の電源端子子Ｂに接続される。単安定マルチバイブレ
ーク（７ａ）はパルス幅を決定する時定数としてコンデ
ンサＣ３及び抵抗器Ｒ３を有する。単安定マルチバイブ
レータ（７ａ）の反転出力端子Ｑはナンド回路（６ａ）
の他方の入力端に接続される。単安定マルチバイブレー
タ（７ｂ）の他方の入力端子はナンド回路（６ａ）の出
力端子に接続される。単安定マルチバイブレーク（７ｂ
）はパルス幅を決定する時定数としてコンデンサＣ４及
び抵抗器Ｒ４を有する。単安定マルチバイブレータ（７
ｂ）の出力端子Ｑは出力端子（８）に接続される。

次に第２図の回路動作を第３図の信号波形を参照し乍ら
説明する。

入力端子（１）より第３図Ａに示すような複合同期信号
Ｓ１が供給される０周知の如く、複合同期信号Ｓ１には
水平同期パルス、垂直同期パルス及び等化パルスが含ま
れ、等化パルスは、垂直帰線消去期間（１５８）におい
て、映像の終りから０．５Ｈ（Ｈ：水平走査周期）の周
期で３Ｈの期間に６個挿入され、垂直同期パルス（３Ｈ
）の後、再び同じ周期で３Ｈの期間挿入される。

複合同期信号Ｓ１が積分器（２）に供給されると、各パ
ルスが順次積分され、この結集積分器（２）の出力側に
は第３図Ｂに示すような出力信号Ｓ２が得られる。この
信号Ｓ２は比較器（３ａ）の非反転入力端子に供給され
ると共に比較器（３ｂ）の反転入力端子に供給される。

比較器（３ａ）は信号Ｓ２のレベルが第１のスレッショ
ルドレベルＴｈｔより小さいとき負の出力を発生し、大
きいとき正の出力を発生する。また、比較器（３ｂ）は
信号ｓ２のレベルが第２のスレッショルドレベルＴｈ２
より小さいときは正の出力を発生し、大きいときは負の
出力を発生する。比較器（３ａ）及び（３ｂ）の各出力
は大々ナンド回路（３ｃ）及び（３ｄ）に供給される。

また、複合同期信号Ｓ１がタイミング発生器（５）に供
給されて微分され、信号ｓ１の立上り時のみハイレベル
となる第３図Ｃに示すようなパルス信号Ｓ３がタイミン
グ発生器（５）の出力側に得られる。

この信号Ｓ３はナンド回路（３ｃ）及び（３ｄ）に供給
されて比較器（３ａ）及び（３ｂ）からの出力信号と論
理処理され、更にノア回路（３ｅ）で論理処理され、ウ
ィンドコンパレータ（３）の出力側には第３図りに示す
ような出力信号ｓ４が得られる。つまり、第１及び第２
のスレッショルドレベルＴｈｘ及び１゛ｈ２間にある信
号ｓ２のみが出力信号ｓ４として取り出される。これは
実質的に複合同期信号ｓｉ中の等化パルスの立上りを示
す。

これまでで等化パルスの幅を持つパルス信号の検出が終
ったわけで、次にこのパルス信号が等化パルスの間隔を
持つパルス列であることを確かめる。そのために、ここ
では単安定マルチバイブレータ（６ｂ）及び（６ｃ）を
使用してパルス間隔を測定する。なお、上述したノイズ
はこの時点ではほとんど乗ることがないため、単安定マ
ルチバイブレータを使用しても誤検出はほとんどない。

さて、信号Ｓ４をナンド回路（６ａ）を介して単安定マ
ルチバイブレータ（６ｂ）に供給する。ｉ安定マルチバ
イブレータ（６ｂ）は信号Ｓ４の最初のパルスに同期し
て立上り、コンデンサＣ１及び抵抗器Ｒ１の時定数によ
り決まる時間だけ持続して立下る第３図Ｅに示すような
出力信号Ｓ５を発生する。この出力信号Ｓ６は次段の単
安定マルチバイブレータ（６ｃ）に供給され、単安定マ
ルチバイブレータ（６ｃ）は出力信号Ｓ６の立下りに同
期して立上り、コンデンサＣ２及び抵抗器Ｒ２の時定数
により決まる時間だけ持続して立下る第３図Ｆに示すよ
うな出力信号（ウィンドパルス）Ｓｓを発生する。

このウィンドパルスＳ＠を単安定マルチバイブレータ（
７ｂ）に供給し、ウィンドパルスＳ６の期間中に信号Ｓ
４の次のパルスが存在すれば、このパルスが２つ目の等
化パルスと着像し、単安定マルチバイブレータ（７ｂ）
の出力側に第３図Ｇに示すような出力信号Ｓ７をフィー
ルドの基準信号として発生する。

また、ウィンドパルスＳ６は単安定マルチバイブレータ
（６ｂ）及び（７ａ）に供給され、単安定マルチバイブ
レータ（７ａ）の出力側には第３図Ｈに示すような出力
信号Ｓ８が得られる。この出力信号Ｓ８はナンド回路（
６ａ）に供給され、そのゲートを閉じる。すなわち出力
信号Ｓ８の如き十分にローレベル期間の長いパルスを出
力し、一度フイールドの基準信号８丁が出力したならば
次の垂直帰線消去期間が来るまで２度と単安定マルチバ
イブレーク（６ｂ）　、　　（６ｃ）が働かないように
ウィンドコンパレータ（３）の入力を阻止する。

〔発明の効果〕

上述の如くこの発明によれば、分離された夫々の同期信
号を積分し、その積分値が略等化パルスの幅に対応する
値のときに等化パルス検出信号を出力し・その出力した
等化パルス検出信号の間隔カ等化ハルスの間隔に略等し
いときにフィールドの基準信号を出力するようにしたの
で、同等ノイズの影響を受けることなく、等化パルスを
検出して実質的にフィールドの基準信号を形成でき、従
来の如く保護回路が不要なので回路構成も簡単となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の具体回路の一例を示す回路構成図、第３図は
第２図の動作説明に供するための信号波形図、第４図及
び第５図は従来例の説明に供するための図である。 （２）は積分器、（３）はウィンドコシパレータ、（４
）はスレッシッルド設定器、（５）はタイミング発生器
、（６）はパルス間隔検出器、（７）は出力パルス発生
器である。

Claims (1)

1. 【特許請求の範囲】 同期信号を分離する同期信号分離回路と、 該同期信号分離回路によって分離された夫々の同期信号
   を積分し、その積分値が略等化パルスの幅に対応する値
   のときに等化パルス検出信号を出力するパルス幅検出手
   段と、 該パルス幅検出手段から出力される上記等化パルス検出
   信号の間隔が上記等化パルスの間隔に略等しいときにフ
   ィールドの基準信号を出力するパルス間隔検出手段 とを備えたことを特徴とするフィールドの基準信号形成
   回路。