JPS633040Y2 - - Google Patents
Info
- Publication number
- JPS633040Y2 JPS633040Y2 JP1982120793U JP12079382U JPS633040Y2 JP S633040 Y2 JPS633040 Y2 JP S633040Y2 JP 1982120793 U JP1982120793 U JP 1982120793U JP 12079382 U JP12079382 U JP 12079382U JP S633040 Y2 JPS633040 Y2 JP S633040Y2
- Authority
- JP
- Japan
- Prior art keywords
- loop
- boot
- bubble memory
- terminals
- magnetic bubble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は磁気バブルメモリモジユールにかか
り、とくにブートループへの書込み用正負端子を
有する磁気バブルメモリモジユールに関するもの
である。
り、とくにブートループへの書込み用正負端子を
有する磁気バブルメモリモジユールに関するもの
である。
一般に磁気バブルメモリでは、一定の数以下の
欠陥ループを含むモジユールは、冗長処理を施す
ことによつて救済することができる。冗長処理を
施すためには欠陥ループ情報を何らかの手段で保
持する必要があるが、最近、磁気バブルメモリ自
身に直接格納する手段が多く採用されている。そ
の際、欠陥ループ情報はブートループと呼ばれる
特定のループに格納される。ブートループには欠
陥ループ情報を書込むための書込みゲートと、読
出すための読出しゲートが設けられている。
欠陥ループを含むモジユールは、冗長処理を施す
ことによつて救済することができる。冗長処理を
施すためには欠陥ループ情報を何らかの手段で保
持する必要があるが、最近、磁気バブルメモリ自
身に直接格納する手段が多く採用されている。そ
の際、欠陥ループ情報はブートループと呼ばれる
特定のループに格納される。ブートループには欠
陥ループ情報を書込むための書込みゲートと、読
出すための読出しゲートが設けられている。
ブートループへの欠陥ループ情報の書込み及び
読出しはモジユール状態で為されるため、これら
のゲートを駆動するための端子がモジユールに用
意されなければならない。第１図に従来の磁気バ
ブルメモリモジユールの外観図を示す。端子１，
２はブートループへの書込み用ゲート正負端子、
端子３，４はブートループからの読出し用ゲート
正負端子である。他の端子は発生器、検出器等の
機能部、回転磁界印加用コイル等に供される。と
ころで、ブートループには製造元で抽出された欠
陥ループの情報が書込まれているため、ユーザー
はブートループ読出しゲート端子３，４のみを使
用し、通常書込みゲート端子１，２を使用する必
要はない。しかし、第１図に示すようにブートル
ープ書込み端子１，２が他の端子と同じ形状でモ
ジユールに設けられていると意図せざる電圧が印
加されてブートループデータを書替えてしまう恐
れがある。
読出しはモジユール状態で為されるため、これら
のゲートを駆動するための端子がモジユールに用
意されなければならない。第１図に従来の磁気バ
ブルメモリモジユールの外観図を示す。端子１，
２はブートループへの書込み用ゲート正負端子、
端子３，４はブートループからの読出し用ゲート
正負端子である。他の端子は発生器、検出器等の
機能部、回転磁界印加用コイル等に供される。と
ころで、ブートループには製造元で抽出された欠
陥ループの情報が書込まれているため、ユーザー
はブートループ読出しゲート端子３，４のみを使
用し、通常書込みゲート端子１，２を使用する必
要はない。しかし、第１図に示すようにブートル
ープ書込み端子１，２が他の端子と同じ形状でモ
ジユールに設けられていると意図せざる電圧が印
加されてブートループデータを書替えてしまう恐
れがある。
その対策の１つに製造元でブートループに書込
み後、書込み端子１，２を切除する方法が考えら
れるが、しかしこの方法は以下に示す理由から好
しくない。誤つてモジユールを情報保持限界を超
える環境下、例えば異常な高温又は低温下、過大
な外部磁界下に曝したような場合、当然ブートル
ープデータは破壊されるが、しかし正常な環境下
に戻すと、ブートループに書直すことによつて、
そのモジユールは再び使用可能となる。従つてこ
のような場合を考慮すると製造時にブートループ
に書込んだ後でも、書込み機能を残しておく必要
があり、端子１，２を切除するわけにはいかな
い。
み後、書込み端子１，２を切除する方法が考えら
れるが、しかしこの方法は以下に示す理由から好
しくない。誤つてモジユールを情報保持限界を超
える環境下、例えば異常な高温又は低温下、過大
な外部磁界下に曝したような場合、当然ブートル
ープデータは破壊されるが、しかし正常な環境下
に戻すと、ブートループに書直すことによつて、
そのモジユールは再び使用可能となる。従つてこ
のような場合を考慮すると製造時にブートループ
に書込んだ後でも、書込み機能を残しておく必要
があり、端子１，２を切除するわけにはいかな
い。
本考案の目的は、ブートループへの書込み禁止
が充分達成され、しかも止むを得ず必要な時には
書込み禁止を解除することが可能な磁気バブルメ
モリモジユールを提供することにある。
が充分達成され、しかも止むを得ず必要な時には
書込み禁止を解除することが可能な磁気バブルメ
モリモジユールを提供することにある。
本考案はブートループ用書込みゲートの正負端
子間を電気的にシヨート状態にしておくことで達
成される。
子間を電気的にシヨート状態にしておくことで達
成される。
次に図面を用いて本考案の実施例について説明
する。第２図、第３図は本実施例による磁気バブ
ルメモリモジユールの外観図である。第２図に示
すように本モジユールのブートループ書込みゲー
ト端子１，２には、両端子が対向する位置に突起
部１１，１２が設けられている。突起部１１，１
２の先端は接触していないので、この状態でブー
トループへの書込みは可能である。所定の欠陥ル
ープ情報を書込んだ後、第３図に示すように両突
起部の間隙をハンダ１３を介して電気的にシヨー
ト状態にしておく。そうすることにより、以後た
とえ端子１，２間に意図せざる電圧が印加されて
も、ゴートループ用書込みゲートには電流が流れ
ずブートループデータは変化しない。
する。第２図、第３図は本実施例による磁気バブ
ルメモリモジユールの外観図である。第２図に示
すように本モジユールのブートループ書込みゲー
ト端子１，２には、両端子が対向する位置に突起
部１１，１２が設けられている。突起部１１，１
２の先端は接触していないので、この状態でブー
トループへの書込みは可能である。所定の欠陥ル
ープ情報を書込んだ後、第３図に示すように両突
起部の間隙をハンダ１３を介して電気的にシヨー
ト状態にしておく。そうすることにより、以後た
とえ端子１，２間に意図せざる電圧が印加されて
も、ゴートループ用書込みゲートには電流が流れ
ずブートループデータは変化しない。
又、前述のような異常な環境下にモジユールが
曝されてブートループデータが破壊された場合に
も、ハンダ１３を除去することによつて再び書込
むことができる。書込み完了後は再度突起部１
１，１２間をハンダにより電気的にシヨートさせ
ておくことで以後のブートループデータの保持が
保証される。
曝されてブートループデータが破壊された場合に
も、ハンダ１３を除去することによつて再び書込
むことができる。書込み完了後は再度突起部１
１，１２間をハンダにより電気的にシヨートさせ
ておくことで以後のブートループデータの保持が
保証される。
本実施例においては端子に突起部をもたせハン
ダ付けすることにより電気的シヨート状態を確保
したが、突起部は必ずしも必要でなく、他の金属
線を介してのハンダ付け等によつても本考案の目
的が達成されることは明らかである。
ダ付けすることにより電気的シヨート状態を確保
したが、突起部は必ずしも必要でなく、他の金属
線を介してのハンダ付け等によつても本考案の目
的が達成されることは明らかである。
以上説明したように本考案によればブートルー
プデータの保持性に対する信頼性が高まり工業上
極めて有益となる。
プデータの保持性に対する信頼性が高まり工業上
極めて有益となる。
第１図は従来の磁気バブルメモリモジユールの
外観図、第２図、第３図は本考案による一実施例
による磁気バブルメモリモジユールの外観図であ
る。 尚、図において、１，２……ブートループ用書
込みゲート端子、３，４……ブートループ用読出
しゲート端子、１１，１２……端子突起部、１３
……ハンダ接続部。
外観図、第２図、第３図は本考案による一実施例
による磁気バブルメモリモジユールの外観図であ
る。 尚、図において、１，２……ブートループ用書
込みゲート端子、３，４……ブートループ用読出
しゲート端子、１１，１２……端子突起部、１３
……ハンダ接続部。
Claims (1)
- 磁気バブルメモリの欠陥情報が書き込まれたブ
ートループの入力部につらなる複数の外部導出端
子と、前記複数の外部導出端子間を前記磁気バブ
ルメモリを内蔵する容器の外側で、かつ該容器の
近傍で短絡するハンダとを有することを特徴とす
る磁気バブルメモリモジユール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12079382U JPS5925700U (ja) | 1982-08-09 | 1982-08-09 | 磁気バブルメモリモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12079382U JPS5925700U (ja) | 1982-08-09 | 1982-08-09 | 磁気バブルメモリモジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925700U JPS5925700U (ja) | 1984-02-17 |
| JPS633040Y2 true JPS633040Y2 (ja) | 1988-01-25 |
Family
ID=30276700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12079382U Granted JPS5925700U (ja) | 1982-08-09 | 1982-08-09 | 磁気バブルメモリモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925700U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH055064Y2 (ja) * | 1986-04-30 | 1993-02-09 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049994B2 (ja) * | 1980-07-11 | 1985-11-06 | ヴアルタ−・ホルツア− | 電子デ−タ用入出力媒体 |
-
1982
- 1982-08-09 JP JP12079382U patent/JPS5925700U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5925700U (ja) | 1984-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7890819B2 (en) | Method and apparatus for storing failing part locations in a module | |
| JPS6321936B2 (ja) | ||
| EP0426271A2 (en) | Portable semiconductor storage device | |
| CN111258922B (zh) | 阈值参数的读取方法和装置 | |
| EP3731083B1 (en) | Non-volatile memory updating apparatus and method | |
| JPH06259337A (ja) | データ保護方式 | |
| CN112542204A (zh) | 非易失型芯片的低电压报警方法、装置、存储介质和终端 | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPS6217848Y2 (ja) | ||
| JPH03147161A (ja) | 携帯型半導体記憶装置 | |
| JPS63131249A (ja) | 補助記憶システム | |
| JP2607649B2 (ja) | メモリカード | |
| US4734883A (en) | Magnetic bubble memory purge and verification system | |
| JPS5958699A (ja) | 不揮発性ｒａｍのデ−タ保持方式 | |
| JP2695278B2 (ja) | 単一チップ型マイクロコンピュータ | |
| JPS62145600A (ja) | 記憶装置 | |
| JPH04124790A (ja) | Ｒａｍカード | |
| JP2819704B2 (ja) | ダビング用磁気記録再生装置 | |
| JPS5839021Y2 (ja) | 電池交換装置 | |
| JP2523007B2 (ja) | カ―ド読み書き装置のチェック方法 | |
| JPS6243789A (ja) | Ｉｃカ−ドの試験方法 | |
| CN114649850A (zh) | 充电控制方法、电子设备及存储介质 | |
| JPH05128016A (ja) | 不揮発性半導体記憶装置 | |
| JPH022471A (ja) | Ｉｃカードシステム | |
| JPH04111300A (ja) | メモリカード |