JPS63304655A - 積層体の製造方法 - Google Patents
積層体の製造方法Info
- Publication number
- JPS63304655A JPS63304655A JP62139713A JP13971387A JPS63304655A JP S63304655 A JPS63304655 A JP S63304655A JP 62139713 A JP62139713 A JP 62139713A JP 13971387 A JP13971387 A JP 13971387A JP S63304655 A JPS63304655 A JP S63304655A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pressure
- wafer
- torr
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はボイド（空孔）のない接着層の形成技術に係り
、特に半導体基板と接着層として用いる金属ろう層とが
交互に積重ねてなる積層体を製造するのに好適な方法に
関する。
、特に半導体基板と接着層として用いる金属ろう層とが
交互に積重ねてなる積層体を製造するのに好適な方法に
関する。
半導体基板を積層してなる構造は、例えば電気的な高耐
圧特性が要求されるＳｉダイオードに採用されている。
圧特性が要求されるＳｉダイオードに採用されている。
すなわち、ＰＮ接合を有する５ｉウェハをはんだなどの
金属ろうを用いて多数枚積重ねてろう付けし、かかるの
ちに切断し細分化することによって積層化した個別ダイ
オードを得、さらにこれらの個別ダイオードの両端にリ
ード線をろう付けし、Ｓｉの表面処理を施したのち、エ
ポキシ樹脂でモールドすることによって製造されていた
。
金属ろうを用いて多数枚積重ねてろう付けし、かかるの
ちに切断し細分化することによって積層化した個別ダイ
オードを得、さらにこれらの個別ダイオードの両端にリ
ード線をろう付けし、Ｓｉの表面処理を施したのち、エ
ポキシ樹脂でモールドすることによって製造されていた
。
上記製造工程においては、ろう付は部分におけるボイド
の発生が接着強度の低下を招き、さらにはダイオードの
折損不良を引起すため製品の歩留りを大きく低下させる
という問題があった。この対策として、特公昭６２−５
８５号公報に開示されているように、積重ねられたＳｉ
ウェハを押圧して金属ろう層と接着させる方法において
、加熱中に所定の押圧力が保てるように押圧体や支持台
を工夫する手段が講じられていた。
の発生が接着強度の低下を招き、さらにはダイオードの
折損不良を引起すため製品の歩留りを大きく低下させる
という問題があった。この対策として、特公昭６２−５
８５号公報に開示されているように、積重ねられたＳｉ
ウェハを押圧して金属ろう層と接着させる方法において
、加熱中に所定の押圧力が保てるように押圧体や支持台
を工夫する手段が講じられていた。
上記従来技術は、例えば量産性を高める目的等で８１ウ
エハを大口径化する際、金属ろう材の厚さが不均一にな
り易く、したがってボイドの発生率が高まるという問題
には配慮がされておらず、量産性を向上させて生産コス
トを低減する上で限界が生じていた。
エハを大口径化する際、金属ろう材の厚さが不均一にな
り易く、したがってボイドの発生率が高まるという問題
には配慮がされておらず、量産性を向上させて生産コス
トを低減する上で限界が生じていた。
本発明は上述のようなＳｉウェハの大口径化という要請
に対しても、ボイドのない金属ろう付けを容易に行える
積層体の製造方法を提供することにある。
に対しても、ボイドのない金属ろう付けを容易に行える
積層体の製造方法を提供することにある。
上記目的は、複数のＳｉウェハが金属ろう層を介して積
重ねてなる積層体において、所定の圧力下にて加熱して
溶融せしめた金属ろう材を前記Ｓ−ｊウェハの外周領域
に配置したのち、周囲の圧力を高めることにより前記Ｓ
ｉウェハの間隙領域に流動させることにより、達成され
る。
重ねてなる積層体において、所定の圧力下にて加熱して
溶融せしめた金属ろう材を前記Ｓ−ｊウェハの外周領域
に配置したのち、周囲の圧力を高めることにより前記Ｓ
ｉウェハの間隙領域に流動させることにより、達成され
る。
圧力Ｐ１の雰囲気下で接着材として金属ろう材を用い、
これを加熱して溶解すると積重ねられたＳｉウェハの外
周部分のみが濡れる結果、その内側部分にも圧力Ｐ１を
有する体積ＶｚのボイドがＳｉウェハ間に密封されるこ
とになる。さらに雰密封されたボイドの内外に圧力差が
生じて金属ろう材が内側へ流動する結果、最終的に得ら
れるボＰｚ＜１）に近づくので圧力比Ｐ ｘ ／ Ｐ
２を極端にとにより実質上ボイドのない金属ろう層を介
した積層体を得る。
これを加熱して溶解すると積重ねられたＳｉウェハの外
周部分のみが濡れる結果、その内側部分にも圧力Ｐ１を
有する体積ＶｚのボイドがＳｉウェハ間に密封されるこ
とになる。さらに雰密封されたボイドの内外に圧力差が
生じて金属ろう材が内側へ流動する結果、最終的に得ら
れるボＰｚ＜１）に近づくので圧力比Ｐ ｘ ／ Ｐ
２を極端にとにより実質上ボイドのない金属ろう層を介
した積層体を得る。
以下、本発明の２つの実施例を第１図乃至第２図により
説明する。
説明する。
（第１の実施例）
第１図（ａ）〜（ｆ）は本発明によるボイドレスの金属
ろう層を介して半導体基板を積重ねてなる積層体を実現
する工程を説明する図である。
ろう層を介して半導体基板を積重ねてなる積層体を実現
する工程を説明する図である。
１１は拡散方式によりＰＮ接合を形成したＳｉウェハ（
直径：３インチ、厚さ：０．５＋ｎｍ）であり、両面に
はメッキ法によりＮｉ層（図示はせず）を形成した。１
２はリング状に加工された金属ろう材であり、例えばＰ
ｂ −５ｗ ｔ％Ｓｎ半田（融点３１４℃）を用いた
。
直径：３インチ、厚さ：０．５＋ｎｍ）であり、両面に
はメッキ法によりＮｉ層（図示はせず）を形成した。１
２はリング状に加工された金属ろう材であり、例えばＰ
ｂ −５ｗ ｔ％Ｓｎ半田（融点３１４℃）を用いた
。
（ａ）は３枚のＳｉウェハ１１がリング状半田１２を介
して重ね置かれた状態を示す。かかる状態において雰囲
気の圧力を約Ｉ Ｔｏｒｒまで減圧した。
して重ね置かれた状態を示す。かかる状態において雰囲
気の圧力を約Ｉ Ｔｏｒｒまで減圧した。
このとき、Ｓｉウェハ１と半田１２で取り囲まれる内部
領域１３（２箇所）も約Ｉ Ｔｏｒｒに減圧された。こ
の理由は、Ｓｉウェハ１１と半田１２とを重ね置くだけ
ではその接触面にわずかな間隙が必然的に存在するため
に他ならない。
領域１３（２箇所）も約Ｉ Ｔｏｒｒに減圧された。こ
の理由は、Ｓｉウェハ１１と半田１２とを重ね置くだけ
ではその接触面にわずかな間隙が必然的に存在するため
に他ならない。
−（ｂ）においては、圧力をＩ Ｔｏｒｒに保ったまま
半田１２を融点３１４℃以上に加熱して溶融せしめた。
半田１２を融点３１４℃以上に加熱して溶融せしめた。
加熱方法としては、ホットプレートに試料を設置する方
法もしくは赤外線を照射する方法、あるいは両者を併用
する方法を用いた。半田１２が溶解すると（ｂ）に示す
如＜Ｓｉウェハ１３の表面（Ｎｉ層）と十分に密着する
ことにより内部領域１３は約Ｉ Ｔｏｒｒの圧力を保ち
密封された。かかる状態において半田１２は表面張力に
よる反発力をもつためＳｉウェハ１３の重みによってつ
ぶされることはなかったくただし、積層するＳｉウェハ
をさらに増やす場合はこの限りでなく、後述の第２の実
施例の方法を用いる必要があった）。
法もしくは赤外線を照射する方法、あるいは両者を併用
する方法を用いた。半田１２が溶解すると（ｂ）に示す
如＜Ｓｉウェハ１３の表面（Ｎｉ層）と十分に密着する
ことにより内部領域１３は約Ｉ Ｔｏｒｒの圧力を保ち
密封された。かかる状態において半田１２は表面張力に
よる反発力をもつためＳｉウェハ１３の重みによってつ
ぶされることはなかったくただし、積層するＳｉウェハ
をさらに増やす場合はこの限りでなく、後述の第２の実
施例の方法を用いる必要があった）。
（ｃ）は雰囲気の圧力を常圧（７６０Ｔｏｒｒ）に戻す
ことにより、溶融状態にある半田１２が内部領域１３に
流入した状態を示す。加熱を停止して半田層１２′を固
化させた時点において内部領域酸できた。
ことにより、溶融状態にある半田１２が内部領域１３に
流入した状態を示す。加熱を停止して半田層１２′を固
化させた時点において内部領域酸できた。
（ｄ）は両端のＳｉウェハ１１の露出面にＰｂ−２０ｗ
ｔ％Ｓｎ半田１４（融点２７９℃）を真空蒸着法により
被着形成した状態を示す。
ｔ％Ｓｎ半田１４（融点２７９℃）を真空蒸着法により
被着形成した状態を示す。
（ｅ）はダイサーを用いて、両端がほぼ正方形を有する
ように切断し細分比して、（ｆ）に示す個別ダイオード
１５を得る状態を示す。
ように切断し細分比して、（ｆ）に示す個別ダイオード
１５を得る状態を示す。
上記工程ののち、ダイオード１５の両端にＡｇメッキを
施したＣｕリードを半田付けし、エッチングにより８１
表面を清浄化すると共にコーティング剤を塗布し、さら
にエポキシ樹脂でモールド加工して完成した（図示は省
略）。
施したＣｕリードを半田付けし、エッチングにより８１
表面を清浄化すると共にコーティング剤を塗布し、さら
にエポキシ樹脂でモールド加工して完成した（図示は省
略）。
上記第１の実施例によれば、Ｓｉウェハ１１を接着する
半田層１２′は最終工程において実質的にボイドレスで
あること、原理的に半田の外部流出がないため半田層の
厚さを予め用意したリング状半田１２の量によって制御
できること、さらにＳｉウェハの間隙領域に流動した半
田は表面酸化膜の全くない真性半田であるため半田付は
性が極めて良好であり高い接着強度が得られることなど
から明らかなように、製品の歩留向上２品質の均一化、
及び信頼性の向上に多大な効果が得られた。
半田層１２′は最終工程において実質的にボイドレスで
あること、原理的に半田の外部流出がないため半田層の
厚さを予め用意したリング状半田１２の量によって制御
できること、さらにＳｉウェハの間隙領域に流動した半
田は表面酸化膜の全くない真性半田であるため半田付は
性が極めて良好であり高い接着強度が得られることなど
から明らかなように、製品の歩留向上２品質の均一化、
及び信頼性の向上に多大な効果が得られた。
また、本発明の原理から自明のように、Ｓｉウェハの寸
法によらず上記効果を享受することができた。
法によらず上記効果を享受することができた。
（第２の実施例）
第２図（ａ）〜（ｃ）は積層するＳｉウェハ２１が極め
て多数である実施例を説明する図である。
て多数である実施例を説明する図である。
２１は３インチ口径のＳｉウェハ（合計２８枚）、２２
は５インチ口径のＳｉウェハ（両端の２枚）である。い
ずれもＰＮ接合を有する。個々のウェハ間には銅製のス
ペーサ２３ （０，２１１１ｎ角、５０μｍ厚さ）を４
箇所に設置しく２箇所のみ図示した）荷重Ｗ（約３００
ｇ）矢印で示す）を加えてもウェハ間隔が常に約５０μ
ｍに保つようにした。
は５インチ口径のＳｉウェハ（両端の２枚）である。い
ずれもＰＮ接合を有する。個々のウェハ間には銅製のス
ペーサ２３ （０，２１１１ｎ角、５０μｍ厚さ）を４
箇所に設置しく２箇所のみ図示した）荷重Ｗ（約３００
ｇ）矢印で示す）を加えてもウェハ間隔が常に約５０μ
ｍに保つようにした。
（ａ）、（ｂ）、及び（ｃ）における作業内容は第１図
の（ａ）、（ｂ） 、及び（ｃ）と同様である。（ａ）
では、Ｓｉウェハ２２とリング状半田２４とで取り囲ま
れる内部領域２５を約Ｉ Ｔｏｒｒに減圧した。（ｂ）
では、半田２４を加熱、溶解した際、荷重Ｗによって半
田２４をつぶしてＳｉウェハ２２（上側）を下方に移動
させ、スペーサ２３に接触させた。このとき、半田２４
とＳｉウェハ２２が十分に密着した状態になり、内部領
域２５はＩ Ｔｏｒｒを保ったままほぼ完全に密封でき
た。
の（ａ）、（ｂ） 、及び（ｃ）と同様である。（ａ）
では、Ｓｉウェハ２２とリング状半田２４とで取り囲ま
れる内部領域２５を約Ｉ Ｔｏｒｒに減圧した。（ｂ）
では、半田２４を加熱、溶解した際、荷重Ｗによって半
田２４をつぶしてＳｉウェハ２２（上側）を下方に移動
させ、スペーサ２３に接触させた。このとき、半田２４
とＳｉウェハ２２が十分に密着した状態になり、内部領
域２５はＩ Ｔｏｒｒを保ったままほぼ完全に密封でき
た。
かかる状態において、（ｃ）では雰囲気圧力を常圧（７
６０Ｔｏｒｒ）に戻し、溶融状態の半田２４を内部領域
２５に流入させ稠密に充填した。
６０Ｔｏｒｒ）に戻し、溶融状態の半田２４を内部領域
２５に流入させ稠密に充填した。
上記工程を経たのち、第１図（ｄ）〜（ｆ）と同様の工
程によって、合計３０枚のＳｉウェハを積層してなるダ
イオードを完成した。
程によって、合計３０枚のＳｉウェハを積層してなるダ
イオードを完成した。
上述のスペーサを用いた第２の実施例においては、Ｓｉ
ウェハ枚数の増加により荷重が増しても溶融半田が外部
へ流出することはなかった。したがって、より高耐圧の
ダイオードを得るためにＳｉウェハの積層枚数を増加す
る用途においても本発明を利用でき、第１実施例で述べ
た本発明の効果を十分発揮し得ることは明らかである。
ウェハ枚数の増加により荷重が増しても溶融半田が外部
へ流出することはなかった。したがって、より高耐圧の
ダイオードを得るためにＳｉウェハの積層枚数を増加す
る用途においても本発明を利用でき、第１実施例で述べ
た本発明の効果を十分発揮し得ることは明らかである。
以上の第１及び第２の実施例においては、基板としてＳ
ｉウェハを、接着材として半田を用いた。
ｉウェハを、接着材として半田を用いた。
しかし、積層された基板間の接着面へ接着剤を稠密に充
填することを目的とするその他の応用例においても本実
施例の効果を十分に享受し得ることは自明である。例え
ば、半田以外に有機性樹脂を使用できることは言うまで
もない。
填することを目的とするその他の応用例においても本実
施例の効果を十分に享受し得ることは自明である。例え
ば、半田以外に有機性樹脂を使用できることは言うまで
もない。
本発明によれば、複数の基板（例えばＰＮ接合を有する
Ｓｉウェハ）を接着層（例えば半田層）を介してボイド
レスで積層することができ、しかも実質上基板の大きさ
や積層枚数に制限がない。
Ｓｉウェハ）を接着層（例えば半田層）を介してボイド
レスで積層することができ、しかも実質上基板の大きさ
や積層枚数に制限がない。
従って、例えば高耐圧を必要とするＳｉダイオードの積
層工程に本発明を用いれば生産性及び性能の向上に著し
い効果が得られる。
層工程に本発明を用いれば生産性及び性能の向上に著し
い効果が得られる。
第１図は本発明による第１の実施例であるウェハ積層工
程を説明する図、第２図は積層枚数が多数の場合の実施
例におけるウェハ積層工程を説明する図である。 １１．２１．２２・・・Ｓｉウェハ、１２，２４・・・
リング状半田、１２’ 、１４・・・半田層、１３．２
５・・・内部領域、２３・・・スペーサ。
７、−５第 ／Ｉ！］ （αつ （ｅ） （チ） 第 ２ 区 （久） （ｂ） （Ｃ）
程を説明する図、第２図は積層枚数が多数の場合の実施
例におけるウェハ積層工程を説明する図である。 １１．２１．２２・・・Ｓｉウェハ、１２，２４・・・
リング状半田、１２’ 、１４・・・半田層、１３．２
５・・・内部領域、２３・・・スペーサ。
７、−５第 ／Ｉ！］ （αつ （ｅ） （チ） 第 ２ 区 （久） （ｂ） （Ｃ）
Claims (1)
- １、複数の基板が接着層を介して積重ねてなる積層体に
おいて、所定の圧力下にて流動性を保つ接着材が前記基
板の外周領域の近傍に配置され、さらに周囲の圧力を高
めて前記基板の間隙領域に流動せしめることにより前記
接着層が形成されることを特徴とする積層体の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139713A JPS63304655A (ja) | 1987-06-05 | 1987-06-05 | 積層体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62139713A JPS63304655A (ja) | 1987-06-05 | 1987-06-05 | 積層体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63304655A true JPS63304655A (ja) | 1988-12-12 |
Family
ID=15251685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62139713A Pending JPS63304655A (ja) | 1987-06-05 | 1987-06-05 | 積層体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63304655A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877079A (en) * | 1996-12-02 | 1999-03-02 | Fujitsu Limited | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void |
| KR100618837B1 (ko) | 2004-06-22 | 2006-09-01 | 삼성전자주식회사 | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| JP2008098484A (ja) * | 2006-10-13 | 2008-04-24 | Fine Steel Engineering:Kk | 一体化積層体の製造方法および機械部品 |
| US7531373B2 (en) | 2007-09-19 | 2009-05-12 | Micron Technology, Inc. | Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry |
-
1987
- 1987-06-05 JP JP62139713A patent/JPS63304655A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5877079A (en) * | 1996-12-02 | 1999-03-02 | Fujitsu Limited | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| KR100618837B1 (ko) | 2004-06-22 | 2006-09-01 | 삼성전자주식회사 | 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법 |
| JP2008098484A (ja) * | 2006-10-13 | 2008-04-24 | Fine Steel Engineering:Kk | 一体化積層体の製造方法および機械部品 |
| US7531373B2 (en) | 2007-09-19 | 2009-05-12 | Micron Technology, Inc. | Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry |
| US7741210B2 (en) | 2007-09-19 | 2010-06-22 | Aptina Imaging Corporation | Methods of forming a conductive interconnect in a pixel of an imager and in other integrated circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0253691B1 (en) | Silicon die bonding process | |
| US5299730A (en) | Method and apparatus for isolation of flux materials in flip-chip manufacturing | |
| JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
| US5372295A (en) | Solder material, junctioning method, junction material, and semiconductor device | |
| US3621564A (en) | Process for manufacturing face-down-bonded semiconductor device | |
| US3657611A (en) | A semiconductor device having a body of semiconductor material joined to a support plate by a layer of malleable metal | |
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| DE102012103759B4 (de) | Verbindung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
| US10424524B2 (en) | Multiple wafers fabrication technique on large carrier with warpage control stiffener | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JPH0136254B2 (ja) | ||
| JP4973046B2 (ja) | 半導体装置の製造方法 | |
| JPS63304655A (ja) | 積層体の製造方法 | |
| JPS6141135B2 (ja) | ||
| TW502456B (en) | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same | |
| US6197618B1 (en) | Semiconductor device fabrication using adhesives | |
| US20010017412A1 (en) | Semiconductor device | |
| US12266623B2 (en) | Substrate bonding method | |
| CA1244147A (en) | Die bonding process | |
| JPS5946415B2 (ja) | 半導体装置の製造方法 | |
| JPS5998533A (ja) | 半導体基板およびその製造方法 | |
| JP2961221B2 (ja) | 電気的接続部材 | |
| JPS6260836B2 (ja) | ||
| JP3826989B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61248539A (ja) | 半導体装置の製造方法 |