JPS5998533A - 半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は高密度工０．Ｌ日工および大電力用素子の製造
に適し、しかもバイポーラ素子の形成も可１能な半導体
基板とその製造方法に関するものである。

半導体集積回路装置の半導体基体と［７てのシリコン層
ケ可及的に薄くして集積密度や素子スピードの向上を図
る試みがなされている。その一つと１、て絶縁物ベース
上にシリコン単結晶層を形成し九半導体基板が提案され
ている。この代表例としてサファイアベース上にシリコ
ン全エピタキシャル成長すせた所ｍ１８０日（シリコン
・オン・サファイア）がある。このＳＯ８では０３〜０
．５　ｍの厚さのサファイアベース上に０．２〜５μｍ
、厚のシリコン単結晶１ｉｉＳ？形成し皮ものが得られ
る。

しかし、この日ＯＳは、通常、サファイア（α−ＡＺ２
Ｏ，、六方晶系、’ｎ　＝４．７６　Ａ　、　０６　＝
ｔａ、ｏｏＡ）の（１１０２）面上にシリコン（ダイア
モンド型、ａｏ＝５．４３Ａ）の（１０（１面ｆエピタ
キシャル成長させて得るものである。このため、両者の
結晶構造や格子定数の相違によって、成長されたシリコ
ン層内には多数の結晶欠陥が発生し、ＭＯ８型素子には
適用できてもバイポーラ岱素子には適さないという不利
な点がある。

また、基板の厚さの殆んど７占めるサファイアは、後光
に示すように、シリコンと熱膨張座が大きく異なる。こ
のため、熱履歴管受けたときに、シリコンとサファイア
との界面に熱膨張高差に基づく歪が発生して結晶欠陥が
生じたり、あるいは半導体基板が破損される等の問題を
生じる。さらに、熱伝導出もシリコンより小さいため、
エピタキシャル層内の素子に発生した熱の放散性が低い
。

このため、高密度ＩＣ，ＬＳＩや大電力用素子等の発熱
性の高い素子に適用することが難かしいという問題もあ
る。

したがって本発明の目的は、結晶性、熱膨張出、放熱性
の問題号全て解消して高密度工０．Ｌ８工や大電力用素
子の製造に適し、かつバイポーラ素子の形成を可能にす
ると共に、更に半導体基板ないしチップ強度の向上を図
ることができる半導体基板およびその製造方法を提供す
ることにある。

この目的全達成するために、本発明は抵抗高の高い炭化
ケイ素（シリコンカーバイト：５ｔＯ）をベースとし、
このベース上に薄い単結晶シリコン板をガラス等の接着
材にて一体に接着して半導体基板を構成するようにした
ものである。

また、本発明は炭化ケイ素ベースに単結晶シリコン板管
接着するのみならず、接着後にシリコンエツチング全行
なってシリコン層の薄膜化全頁に進めるようにしたもの
である。

以下、本発明全図示の実施例により説明する。

第１図は本発明の半導体基板の第１実施例である。これ
は、抵抗高の高い炭化ケイ素の焼結体からなるＳｔＣベ
ース１の表面に薄い単結晶シリコン板２を低融点ガラス
３を接着材として一体に接着し友ものである。前記ベー
ス１については　本願出願人による特開昭５６−６６０
８６号や特開昭５７−２５９１号に詳細に記載されてい
る。ここに簡単に記せば、炭化ケイ素を主成分とし、こ
れに酸化ベリリウム、窒化ホウ素の少なくとも１種を数
％含有させｍ予備成形品管高湿高圧でホットプレスした
ものである。これによシ本来は電気的に半導体であるシ
リコンカーバイトの抵抗高ヲ大きなものにして絶縁物化
している。またこのようにして形成されたシリコンカー
バイトのベース１は熱膨張係数がシリコンの熱膨張係数
に極めて近く、かつ熱伝導鹿はす７アイアの２０倍以上
ある。更に機械的強度の点においてもサファイアの約２
倍ある。以上について具体的な数値を表１に示す。

表１ 低融点ガラス３には融点が３５０〜４５０℃と極めて低
いＢｅＧ（ボローシリケートガラス）を使用している。

このＢｅＧは、特に、シリコンとの濡れ性（接着性）が
高すので、シリコン板２をベースｌ上に強固に接着する
ことができる。ＢｅＧの代りに、これよりも若干融点の
高いＢｅＧ（フォスフォ・シリケートガラス）やその他
のド−ブトオキサイドを使用し、てもよい。更に、シリ
コンおよびシリコンカーバイトの融点よりもその融点が
低くかつシリコンと接着性會有するガラスであれば利用
できる。

シリコン板２け通常使用されている単結晶シリコン板（
ウェーハ）？そのｔ　ｔ　ｉｌｌ用できる。

次に、以上の構成の半導体基板の製造方法を駁明する。

先ず、第２図１（Ａ）のように、０．１〜０．５ｍの厚
さに形成し、たＳｉＯベース１を用意°するーこのＥＩ
ｉＯベース１け前述した材料を予備成形したものを１９
００℃〜１（００℃、１００Ｖ４／ｉ　〜３００に？／
ｄで減圧した非酸化性雰囲気でホットプレスすることに
より任意の厚さ、形状の平板に形成できる。

次に、第２図（Ｂ）のように、通常刊られる３０〜５０
μ市、の厚さの単結晶シリコン板３００片面（下面）に
ＢＥＩ（）３ｉ０’ＶＤ法（気相化学反応法）などによ
り薄く形成する。単結晶シリコン板３０は本っと抛いも
のが好ましいが、を扱い時における湾曲。

変形等を防止するためにはこの厚さが限度である。

また、ＢＥＩＧ３は溶融しｆｃ４１の？塗布しても、薄
板状のＢ８Ｇ９軽く熱圧着してもよい。しかる上で、第
２図（（３）のよ゛うに８１０ベース１上にシリコン板
３（１−重ねてＢＯＧの融点以上に加熱しながら両者全
圧着する。一旦溶融されたＢ５Ｇ３は、再固化したとき
に両者？強固に接着する。その後、シリコン板３００表
面を一点鎖線で示すように平坦にエツチングする。これ
により、その厚さを１〜２μｍＫまで低減し、増結晶シ
リコン板２とすれば前記半導体基板？完成することがで
きる。

この半導体基板によれは、素子を形成するための単結晶
層全極めて薄くできるので、微細パターンを可能とし、
集積密度の向上やこれに伴なう素子スピードの向上１図
ることができる。また、単結晶層は通常のウェーハと同
一の良質の結晶状態を有しているため、ＭＯ日型素子の
みならずバイポーラ型素子への適用も可能に々る。

一方、ベース１にｓｔａ　’（Ｉ−使用したことにより
、８１０ペーヌ１はシリコン板２との熱膨張係数の差が
少なく、熱履歴を受は次ときにも両者間に歪が発生する
ことがなく剥離が生じることもない。

また、熱伝導充がサファイアよりも格段に高いので放熱
効果は極めて良好であり、高密度ＩＯ，Ｌ８Ｎや大電力
用素子等の発熱性の高い素子への適用が可能である。更
に、機械的強度も高いためベース厚さ、換言すれば半導
体基板全体の厚さ？低減して本所定の強度全維持するこ
とができ、基板ないし半導体装置の薄型化に有効となる
。

第３図は前記半導体基板にＭＯＥＩ型素子を構成しｆｃ
適用例である。これは、ｐｍシリコン層２にｎ型のソー
ス領域４、ドレイン領域５を構成すると共に、ゲー）Ｆ
化膜６上にゲー）７’ｅ形成してＲチャネルＭＯＥＩＩ
ＦＢＴＱ構成した例である。この例では先述し窺エツチ
ングにより薄型化し次シリコン層２の底面に達するよう
にフィールド酸化膜８やソース、ドレイン領域４．５？
形成している。この実施例によれば、基板容ｊ１（ドレ
イン容ｔ）’！ｒ低減し、て素子スピードの高速化を図
ることができる。またＳＯＳのようにリーク電流の問題
もない。

第４図は本発明の第２の実施例を示す。本実施例ｄ　Ｂ
　Ｌ　ｃのベースと単結晶シリコン板とを接着する際に
、ＢＯＧの他に酸化膜（８１０１膜）？ｒ″利用してい
る点が特徴である。単結晶シリコン板２とＳｉＯのベー
ス１との間の接着ｗＩ９は、第１図のようにＢ５Ｇ３の
みからなるものとは異なり、ＢＡＧとＳｔＯ，とが溶融
し、て一体となった層からなる。

この半導体基板の製造方法を第５図（Ａ）、（Ｂ）に示
す。第５図（Ａ）に示すように、８１０露膜１０．１１
．１２？形成する。まず、８１０ペース１の表面のうち
接着する側の表面に、その表面全熱酸化することによっ
て８１０！膜１０を形成する。一方、単結晶シリコン板
３００表面に、その表面を熱酸化することによりて日１
０３膜１１．１２に形成する。

さらに、単結晶シリコン板３０の表着する側の表面にＢ
ｅ（）ａｉＯＶＤ法によシ形成する。次に、へ 第５図（Ｂ）に示すように、８１０ベース１上に単結晶
シリコン板３０を重ねてＢ日Ｇの融点以上に加熱しなが
ら両者を圧着する。−月溶融されたＢ８Ｇ３け再固化し
たときに日１０禦膜１０と１２？強固に接着する。これ
は、Ｂ１０とＳｔＯ，との構造および組成の近似性によ
って、非常に強い結合である。一方、８１０．膜１０シ
よび１ｚは夫々その基板ケ熱酸化して得たものであるか
ら、基板との接着性は強固である。この後、８１０＞膜
１１および単結晶シリコン板３０を一点鎖線に示す厚さ
までエツチングにより除去し単結晶シリコン板２とすれ
ば、第４図の基板が得られる。

この半導体基板によれば、前例と同様の優れた効果が得
られる。これに、加えてベースｌとシリコンｒ＠２との
接着は、夫々の表面にその熱酸化により形成した酸化膜
１０．１２とＢ２Ｏ２とで行っているので、酸化膜（Ｓ
ｔＯ，）とガラスとの結晶構造の近似性によってその接
着強度を極めて高いものにすることができる。

第６図は第４図の半導体基板にＭＯ８型素子を形成した
例である。これはｐｍシリコン板２にｎ型のソース領域
１３、ドレイン領域１４を構成すると共に、ゲート酸化
膜１６上にゲート１５會形成してＮチャネルｕｏｓＦＦ
！Ｔ’ｅ構成している。

素子間の絶縁分離はｐ型シリコン板ｚを除去することに
よって行っている。ＭＯ８１Ｆ１１ｉＴの形成された領
域は台形状（メサ状）にエッチされている。

このＭＯＥＩ型素子によれば高集積化が可能であり、更
にドレイン容量の低減を図り更には配線容量の低減全図
って素子スピードの高速化を実現する。

第７図は本発明の第３実施例を示す。本実施例はＳｉＯ
のベース１上に接着したシリコン板３１を上側のｎ型層
３２と、下側のＤ　型層３３とで２層構造としり点に特
徴を有している。即ち、第８図（Ａ）に示すようにＤ型
シリコン（ウェーハ）３５０片面に拡散技術等によって
予めｎ　型＠３３？均一厚さに形成したシリコン板３４
の表面全熱酸化して酸化膜１７．１８全形成する。これ
１ＢＥＩＧ３１に用いて同図（Ｂ）のように表面に酸化
膜１９を形成し−ｚｅ１ａペース１上に接着しかつ酸化
膜１７の除去およびｎ型層３５表面の若干のエツチング
全行なって半導体基板？構成し九本のである。接着層３
６は前述の接着層９と同様のものである。

この場合、シリコン板３１の厚さは１〜１０μｍと前記
各実施例のものより屯厚目に形成する。

このような半導体基板を用いれば、第９図に示すように
、コレクタ２２としてのｎ型層３２にｐ型のベース領域
２０とｎ型のエミツタ領域２１？順次形成すると共に、
ｎ＋＋層３３に連設するｎ＋型領領域２ｌ形成すればバ
イポーラ型棄子ケ構成することができる。この実施例で
は、ｎ＋型層３３？埋込層として利用して製造工数の低
減、製造の容易化が達成できる。図中、２４け酸化膜、
２５けフィールド酸化膜、２６はコンタクトホールであ
る。

なお、このようにしてバイポーラ型素子を形成してもシ
リコン板３２け結晶性が良いので十分満足のできる特性
を得ることができ、従来の８０日では不可能とされたバ
イポーラ型素子への適用が可能となる。ＥＩｉＯペース
１による秤々の効果は前記各実施例と同じである。

第１０図は本発明の第４実施例管示す。本実施例けＳｔ
Ｃのベース１上にＢ２Ｏ２にて接着したシリコン層（板
）３７の厚さＶＯ，ｔ〜Ｌｐｍと極めて薄く形成した点
に特徴を有する。即ち、シリコン板の薄型化エツチング
には化学エツチングを使用スるためエツチング厚さの制
御はエツチング条件の管理に頼ることに々るが、この管
理ケ高精度に行なうにしても本例のように薄い厚さ１均
−に得ることは困難である。

そこで、本例では第１１図（４）に示すようにシリコ°
ン板４２、例えばｎ型シリコン板（ｎ　　）３９の片面
側に拡散技術等によりｐ型層４０（ｐ　）管形成し、更
にこのｐ型層４０の表面Ｋｎ型層４１全エピタキシャル
成長により形成する。この場合、１ＪＪｉ４１は半導体
基板において必要とされる厚さ、つまり前記シリコン層
３７の厚さに等しく形成する。そして、ｎ型層４１の表
面に酸化膜２７を形成すると共にＳｔＯペース１表面に
酸化膜２８を形成して同図ＣＢ）のように両者？Ｂ８Ｇ
３にて接着する。接着層３Ｂは前述の接着層９と同様の
ものである。

その上で、同図（０）のようにｐ型層４０をストッパと
してシリコン板４２の上側つまりｎ５シリれて第１０図
に示した半導体基板が得られるのである。

本実施例ではシリコン板（層）３７を極めて薄くできる
ので、微細化、高密度化に特に有効となる。

ここで前記し、た各実施例は本発明の数例にすぎず、他
に種々の変形例が考えられる。例えば、８１０ベースや
シリコン板に形成し−ｆ′ｃ、酸化膜と共に歳いはその
代りにシリコンナイトライド（８１３［４）膜を形成し
２、不純物の浸透防止７図るようにしてもよい。また、
一枚の日１０ペースの両面にシリコン板？接着して両面
に素子形成の可能な基板としてもよい。

以上のように本発明の半導体基板によれば、抵抗高の高
いｓｔａ　Ｖペースとし、このベース上に薄い単結晶シ
リコン板をガラス等の接着材にて一体に接着しているの
で、所謂シリコン層の？ｌ？’ｆｆｌ化を図って微細パ
ターン、高密度化を可能にすると共Ｋｕｏｓおよびバイ
ポーラの各素子の適用ケ可能にし７、更にＦＩＬＯの特
異な性質によって強度の増大、放熱性の向上を図り、こ
れにより高密度工０、Ｉｆ３工はもとより大電力用素子
等の適用を可能にする。また、強度の増大に伴なって基
板全体の厚さの低減もでき、薄型化に有効となる。

更に本発明によれば、通常の厚さに形成したシリコン板
ｙｓｔｃに接着後にエツチングして薄型化しているので
、を扱時にシリコン板に変形が生じることがなく、平坦
なシリコン面會有する半導体基板管容易に得ることがで
きる。

また本８１０ベースは熱膨張係数がシリコンと極めて近
いので、接着後の応力は小さく、素子形成時の熱処理に
よる結晶欠陥の発生はなく、シリコン板を薄型化するこ
とができる。

【図面の簡単な説明】

第１図は本発明の半導体基板の第１実施例の断面図、 ！２図（Ａ）、（Ｂ）、（φは製造工程ケ示す図、第３
図は素子管形成した応用例の断面図、第４図は第２実施
例の断面図、 第５図（Ａ）、（Ｂ）は製造工程を示す図、第６図は応
用例の断面Ｖ１ 第７図は第３実施例の断面図、 第１ｎ（Ａ）、０３）は製造工程ケ示す図、第９図は応
用例の拡大断面図、 第１０図は第４実施例の断面図、 第１１図（Ａ）、（Ｂ）、（０）は製造工程を示す図で
ある。 １・　ＳｉＯぺ−１，２，３０，３１，３４，３７，４
２・・・シリコン板（＃）、３・・・ガラス（Ｂ１０）
、４・・・ソース領域、５・・・ドレイン領域、７・・
・ゲート、９．３６．３Ｂ・・・ＢＥＩＩＧとｓ１ｏｗ
膜との接着層、１０．１１．１２・・・酸化膜、１３・
・・ソース領域、１４・・・ドレイン領域、１５　・ゲ
ート、１７．１８．１９・・・酸化膜、２０・・・ベー
ス、２１・・・エミッタ、２２・・・コレクタ。 Ｗ、１　　図 第　　２　図 第　　４　図 第　　５　図 六 第　　３　　図 第　　７　図 第　　８　図 第　　９　図 第１Ｏ図 第１１図 （Ａン −１【］

Claims (1)

1. 【特許請求の範囲】 １、高抵抗率のシリコンカーバイトからなるベースと、
   このベースにガラス等の接着材にて一体に接着した却結
   晶シリコン板と全備えること全特徴とする半導体基板。 ２、ベースおよびシリコン板の接着面の少なくとも一方
   には酸化膜を形成してなる特許請求の範囲第１項記載の
   半導体基板。 ３、　シリコン板は予め埋込層に相当する層を形成しｆ
   Ｃ２層構造としてなる特許請求の範囲第１項又は第２項
   記載の半導体基板。 ４、高抵抗率のシリコンカーバイトからなるベースに、
   単結晶シリコン板をガラス等の接着材にて一体に接着し
   、かつこの即納晶シリコン板全所定の厚さにエツチング
   して薄型化したこと？ｆＪｉ＆とする半導体基板の製造
   方法。 ５、ｓ結晶シリコン板やベースの接着面に予め酸化膜會
   形成してなる特許請求の範囲第４項記載の半導体基板の
   製造方法。 ６、却結晶シリコン板には拡散層等を形成して予め２層
   構造としてなる特許請求の範囲第４項又は第５項記載の
   半導体基板の製造方法。 ７、単結晶シリコン板は基礎となるシリコン板表面にエ
   ピタキシャル成長層を形成しておき、この成長層側をベ
   ースに接着した上で前記基礎となるシリコン板管エツチ
   ング除去し、てかる特許請求の範囲第４項又は第５項記
   載の半導体基板の製造方法。