JPS63305437A - システムステ−トトレ−サ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシステムステートトレーサ、特にバスにより系
統化された各種ボードにより構成されるコンポーネント
方式のコンピュータシステムにおける動作解析用のシス
テムステートトレーサに関する。

〔従来の技術〕

従来、この種のシステムステートトレーサは、中央処理
機能を模擬するエミュレータ装置、もしくはロジックス
テートアナライザ等の機器をコンピュータシステムにお
ける共通システムバスに付加して行っている。

〔発明が解決しようとする問題点〕

上述した従来のシステムステートトレーサにおいては、
システムに別個の装置を接続する構成となっているため
、煩雑な接続工事や熟練と専門的な知識を必要とする。

また動作速度の変化や装置特有の制限があって解析結果
に混乱をきたすこともある。さらに、システム動作解析
を必要とするような障害が遠隔地で発生している場合、
専門的な要員派遣を要し、また高価な装置を準備しなく
てはならないという欠点がある。

本発明の目的は、共通システムバスに予め接続されたメ
モリ回路とその制御回路とを設けることにより、取板い
の容易なシステムステートトレーサを提供することにあ
る。

〔問題点を解決するための手段〕

本発明のシステムステートトレーサは、システムバス上
のすべてのステート情報をステートサイクルに従って記
憶するメモリ回路と、その記憶の開始および停止の制御
をする動作制御回路と、この動作制御回路の制御により
システムバスから与えられるアドレス情報を制御回路と
を有して構成される。

〔実施例〕

次に本発明の実施例に°ついて図面を参照して説明する
。

第１図は本発明の一実施例の構成図、第２図は第１図の
システムステートトレーサを実装したマイクロコンピュ
ータシステムの一例のブロック図である。第１図はメモ
リ回路１、アドレスカウンタ回路２、動作制御口！！！
　３　、読出し制御回路４およびシステムバスインタフ
ェース５とを有して構成される。第２図のマイクロコン
ピュータシステムはシステムバス２０にＣＰＵモジュー
ル２１゜メモリモジュール２２、インタフェースモジュ
ール２３およびシステムステートトレーサ２４が接続さ
れている。

本システムステートトレーサの動作は２つのモードに大
別される、１つはシステムバス上におけるシステムのス
テート情報を実時間記憶するモード（ステートトレース
モード）であり、他の１つは記憶さ゛れたステート情報
の読出しを行うモード（読出しモード）である。第２図
におけるシステム動作は、ＣＰＵモジュール２１とメモ
リモジュール２２との間、およびＣＰＵモジュール２１
とインターフェースモジュール２３との間における情報
の授受によって成り立っており、その情報はすべてシス
テムバス２０を介して伝達されている。ステートトレー
スモードにて動作しているシステムステートトレーサ２
４は、このシステムバス上に現われる情報を、システム
の動作に何ら影響を与えることなく内部のメモリ回路１
へ格納してゆく。そして解析しようとする事象をイベン
ト信号としてシステムステートトレーサに与えることに
より、自動的にステートトレースモードを停止し、読出
しモードとなる。読出しモードにおけるシステムステー
トトレーサ２４は、ＣＰＵモジュール２１から見るとあ
たかも１つのメモリモジュールとして動作し、その情報
を読出すと解析しようとしている事象に到るまでのシス
テムのステート情報を入手できる。

次に第１図における２つのモード動作について説明を進
めると、２つのモードの切替えは、動作制御回路３が司
どり、メモリ回路１へ与えるアドレス情報の切替えおよ
びメモリ回路１の書込′みまたは読出しの切替え動作が
行なわれる。ステートトレースモードにおいては、メモ
リ回路１に与えられるアドレス情報はカウンタ回路２が
ら与えられ、メモリ回路１は書き込み動作を行う。カウ
ンタ回路２はシステムバス２０からステートサイクルを
検出し、これを計数することにより、メモリ回路１ヘス
テート毎に更新されるアドレス情報を与える。メモリ回
路１はシステムバスから必要な情報をデータとして与え
られており、順次ステートサイクルごとにメモリ回路１
にシステムバス情報が格納されてゆく。

次に動作制御回路３にイベント信号が与えられるとその
時のステートを最後の記憶情報として、動作制御回路は
、メモリ回路１を書込み動作から読出し動作に切り替え
、またアドレス情報もカウンタ回路２から、システムバ
ス２０から与えられるアドレス情報に切り替える。ＣＰ
Ｕモジュール２１からの要求により、読出し制御回路４
が動作し、メモリ回路１内に格納されたステート情報は
システムバス２０に出力される。以上が出しモードの動
作である。

〔発明の効果〕

以上説明したように本発明は、システムのステート情報
をそのシステムの動作に影響を与えずに記憶し、解析し
ようとしている事象に到るまでのステート情報を任意に
読み出すことができるため、事象の再現性に優れ事象解
析に極めて有意な情報を提供することができる。本発明
のシステムステートトレーサを実現するにあたっても、
簡単な構成であるため解析用機器に比べて安価に製作す
ることができ、あらかじめシステムに組み込んでおいて
もよく、またオプションとして稼働後に追加するにして
も取り扱いが容易で専門家でなくとも必要な情報を取り
出すことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は第１
図のシステムステートトレーサを実装したマイクロコン
ピュータシステムの一例のブロック図である。 １・・・メモリ回路、２・・・アドレスカウンタ回路、
３・・・動作制御回路、４・・・読出し制御回路、５・
・・システムバスインタフェース、２０・・・システム
バス、２１・・・ＣＰＵモジュール、２２・・・メモリ
モジュール、２３・・・インタフェースモジュール、２
４・・・システムステートトレーサ。 第　１　図 茅　２Ｉ！ｒ

Claims (1)

【特許請求の範囲】
1. システムバス上のすべてのステート情報をステートサイ
   クルに従って記録するメモリ回路と、その記録の開始お
   よび停止の制御をする動作制御回路と、この動作制御回
   路の制御によりシステムバスから与えられるアドレス情
   報を前記メモリ回路に与えて記憶内容を読出す読出し制
   御回路とを有することを特徴とするシステムステートト
   レーサ。