JPS63308404A - 雑音低減回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば磁気テープ等の記録媒体に音声信号
等を記録したりまた再生する場合に用いられる雑音低減
回路に関する。

（従来の技術） 第２図は、例えばビデオテープレコーダにより音声信号
を記録再生する信号経路に用いられる雑音低減回路の例
である。記録または再生信号は第１の信号入力端子１を
介して演算増幅器２の一方の入力部に供給される。この
演算増幅器２の他方の入力部にはスイッチ３の出力が供
給されるもので、スイッチ３は、システムが記録モード
の時は第２の信号出力端子５の出力を選択し、システム
が再生モードのときは演算増幅器２自身の出力を選択し
て導出する。

演算増幅器２の出力は、記録信号の出力部である第１の
信号出力端子４に導出されるとともに利得制御回路６に
供給される。そして利得制御回路６の出力は、再生信号
の出力部である第２の信号出力端子５に導出される。

ここで利得制御回路６は、一定条件の周波数の信号振幅
が小さくなれば利得を小さくするように作用する回路で
ある。そしてシステムが記録状態にあるときは、演算増
幅器２の帰還路に挿入されることになり、信号入力端子
１から第１の信号出力端子４までの信号に対しては、信
号利得の圧縮特性を形成させる。またシステムか再生状
態にあるときは、その出力を第２の信号出力端子５に導
出し、信号入力端子１から出力端子５までの信号に対し
ては伸長動作を行なう。つまり上記の回路は、全体とし
て信号圧縮（記録時）、信号伸長（再生時）回路として
動作する。

（発明が解決しようとする問題点） 上記の回路において、利得制御回路６としては、しばし
ば直流伝送路の無いものを用いているために、記録時に
演算増幅器２の帰還路に直流帰還経路を要する。そのた
めに第３図に示すように直流帰還回路７を接続すること
が考えられる。さらにまた利得制御回路６に対しても、
利得の変化によって異なる直流オフセット（いわゆるダ
イナミックオフセットと称される）が生じ、これが異音
再生の原因となるために、利得制御回路６の出力直流オ
フセットを零にすることが好ましい。そこで、この利得
制御回路６にも直流帰還回路８を設けることが考えられ
る。さらにまた上記のように２種類の直流帰還回路７．
８を設けた場合、相互の帰還動作が干渉しないように直
流伝送カットのための結合コンデンサ９を設ける必要が
生じる。

以上説明したように信号圧縮伸長回路においては、その
機能を充実させようとすると複数の直流帰還回路および
これに伴う多数のコンデンサを要することになる。しか
しこの方法では集積回路化するのにコンデンサ引出しの
ためのピン数の増大、回路規模の拡大が必要となり好ま
しくない。

そこでこの発明では、演算増幅器の帰還機能と利得制御
回路の帰還機能と兼用させることにより、最小の回路規
模で実現することのできる雑音低減回路を提供すること
を目的とする。

［発明の構成］ （問題点を解決するだめの手段） この発明では、信号入力端子が一方の入力部に接続され
、その出力を第１の信号出力端子に導出する演算増幅器
と、前記演算増幅器の他方の入力部に帰還信号出力部が
接続され、前記演算増幅器自身の出力または第２の信号
出力端子の出力を選択的に前記演算増幅器の他方の入力
部に供給する第１のスイッチと、前記第１の信号出力端
子の信号が入力され、その利得制御出力を前記第２の信
号出力端子に導出する利得制御回路と、前記第１のスイ
ッチが前記演算増幅器自身の出力を選択して−いるとき
は前記第２の信号出力端子の出力を選択し、前記第１の
スイッチが前記第２の信号出力端子の出力を選択してい
るときは前記演算増幅器自身の出力を選択し、その出力
を平均直流電圧回路に供給する第２のスイッチと、前記
平均直流電圧回路の出力が一方の入力部に供給され、他
方の入力部に基準電圧が供給されその差電圧を正方向と
負方向の２種類で導出する帰還増幅器と、前記第２のス
イッチが前記演算増幅器の出力を選択しているときは前
記正方向の差電圧を選択し、前記第２のスイッチが前記
第２の信号出力端子を選択しているときは前記負方向の
差電圧を選択して前記利得制御回路の直流オフセット制
御端子に供給する第３のスイッチとをそなえ、上記の平
均直流回路が上記のスイッチの切換え状態に応じて２か
所の情報を選択的に検出できるように構成したものであ
る。

（作用） 」二記の手段のように直流検出手段及び帰還経路が一系
統になっても、再生時には、利得制御回路自身の出力（
再生信号）が直流帰還され利得制御回路の直流オフセッ
トは常に零となるように制御され、かつ記録時には利得
制御回路の出力を演算増幅器に帰還する場合に、その直
流制御情報を得るのに前記演算増幅器自身の出力（記録
信号）から検出するように切換えられるので、演算増幅
器の直流オフセットも含めて零とするように制御される
。

（実施例） 以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、信号入力端子１１
には例えばビデオテープレコーダにおける記録信号また
は再生信号が導入される。ここの信号は、演算増幅器１
２の非反転入力部（＋）に供給される。この演算増幅器
１２の反転入力部（−）には、第１のスイッチ１３の出
力が供給されるもので、第１のスイッチ１３はその入力
として、演算増幅器１２自身の出力部つまり第１の信号
出力端子（記録信号出力端子）１４、または第２の信号
出力端子（再生信号出力端子）１５の出力のいずれか一
方を選択することができる。再生時にはスイッチ１３は
第１の信号出力端子１４の出力を選択し、記録時には第
２の信号出力端子１５の出力を選択する。

次に、演算増幅器１２の出力は、利得制御回路１６に供
給される。この利得制御回路１６は、このシステムの記
録時では信号圧縮、再生時では信号伸長特性を持たせる
回路である。利得制御回路１６の出力は、第２の信号出
力端子１５に導出され（再生時）、またスイッチ１３を
介して演算増幅器１２の反転入力部に供給される（記録
時）。

ここで第２のスイッチ１７、平均直流回路１８、帰還増
幅器１９等は、システムの直流オフセットを無くすため
に設けられている。

第２のスイッチ１７は、再生時には第１の信号出力端子
１４（演算増幅器自身の出力部）、また記録時には第２
の信号出力端子］５（利得制御回路自身の出力部）の出
力を選択して平均直流回路１８に供給する。この平均直
流回路１８で得られた平均直流電圧は、帰還増幅器１９
の一方の入力部に供給される。帰還増幅器１９の他方の
入力部には基準電圧２０が与えられており、この帰還増
幅器１９は、再入力の差電圧を基準電圧を中心、にして
正方向、負方向の２種類にして導出する。そしてこの２
種類の差電圧のいずれか一方が第３のスイッチ２１によ
り選択されて利得制御回路１６の直流オフセット制御部
に供給される。つまり再生時にはこの実施例の場合、負
方向の差電圧が選択されて、記録時には正方向の差電圧
が選択されて供給される。

さらに上記の回路の直流オフセット制御動作について説
明する。

まず再生時では第１、第２、第３のスイッチ１３．１７
．２１はそれぞれ端子Ｐ側に接続される。これにより演
算増幅器１２はそれ自身で利得制御ループが形成される
。また平均直流回路１８に対しては、利得制御回路１６
の出力信号が第２のスイッチ１７を介して導入される。

従って利得制御回路１６は直流帰還が得られ、その出力
の直流オフセットか零となるように制御される。次に記
録状態においては、スイッチ１３．１７．２１は端子Ｒ
側に接続される。このときは利得制御回路１６は、演算
増幅器１２の出力部と反転入力部間に挿入され、信号圧
縮特性を持たせることになる。ここで平均直流回路１８
の入力情報は、記録信号出力端子１４のものとなる。従
って直流帰還経路は、演算増幅器１２の出力側からスイ
ッチ１７、平均直流回路１８、帰還増幅器１９、利得制
御回路１６、スイッチ１３、演算増幅器１２の反転入力
部の経路となる。この場合は、演算増幅器１２の反転入
力部に直流分を帰還させてオフセットを押えるから、先
の再生時の直流オフセット制御方向とは異なり、帰還増
幅器］ ９の正方向の、差電圧を用いて利得制御回路］６を制御
し、その制御出力（直流分）を演算増幅器１２の反転入
力部に与えている。よって、信号出力端子１４の直流分
が増大すると利得制御回路１６の出力の直流分も増大し
これか演算増幅器１２の反転入力部に帰還するので、結
局演算増幅−１，０− 器１２のオフセットも含めて出力端子１４のオフセｑト
を無くすことができる。勿論利得制御回路ツ １６に直流オフセットが合った場合は、その影響が演算
増幅器］２の出力に現れ、これが平均直流回路１８によ
り検出されるので、上記帰還ループを通じて利得制御回
路１６の直流オフセットの影響か現れないように制御さ
れる。

［発明の効果］ 以上説明したようにこの発明は、演算増幅器の帰還機能
と利得制御回路の帰還機能と兼用させることにより、最
小の回路規模で実現することのできる雑音低減回路を提
供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は従
来の雑音低減回路を示す図、第３図はこの発明の前提と
なる雑音低減回路を示す図である。 １２・・・演算増幅器、１３．１７．２１・・・第１、
第２、第３のスイッチ、１６・・・利得制御回路、１８
・・・平均直流回路、１９・・・帰還増幅器。

Claims (1)

【特許請求の範囲】
1. 信号入力端子が一方の入力部に接続され、その出力を第
   １の信号出力端子に導出する演算増幅器と、前記演算増
   幅器の他方の入力部に帰還信号出力部が接続され、前記
   演算増幅器自身の出力または第２の信号出力端子の出力
   を選択的に前記演算増幅器の他方の入力部に供給する第
   １のスイッチと、前記第１の信号出力端子の信号が入力
   され、その利得制御出力を前記第２の信号出力端子に導
   出する利得制御回路と、前記第１のスイッチが前記演算
   増幅器自身の出力を選択しているときは前記第２の信号
   出力端子の出力を選択し、前記第１のスイッチが前記第
   ２の信号出力端子の出力を選択しているときは前記演算
   増幅器自身の出力を選択し、その出力を平均直流電圧回
   路に供給する第２のスイッチと、前記平均直流電圧回路
   の出力が一方の入力部に供給され、他方の入力部に基準
   電圧が供給されその差電圧を正方向と負方向の２種類で
   導出する帰還増幅器と、前記第２のスイッチが前記演算
   増幅器の出力を選択しているときは前記正方向の差電圧
   を選択し、前記第２のスイッチが前記第２の信号出力端
   子を選択しているときは前記負方向の差電圧を選択して
   前記利得制御回路の直流オフセット制御端子に供給する
   第３のスイッチとを具備したことを特徴とする雑音低減
   回路。