JPS6330946A - マルチタスクにおけるペ−ジング方式 - Google Patents
マルチタスクにおけるペ−ジング方式Info
- Publication number
- JPS6330946A JPS6330946A JP17527286A JP17527286A JPS6330946A JP S6330946 A JPS6330946 A JP S6330946A JP 17527286 A JP17527286 A JP 17527286A JP 17527286 A JP17527286 A JP 17527286A JP S6330946 A JPS6330946 A JP S6330946A
- Authority
- JP
- Japan
- Prior art keywords
- task
- paging
- memory
- register
- application program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチタスクにおけるページング方式に関し
、特にマイクロプロセッサにおけるマルチタスクモード
時のページング方式に関する。
、特にマイクロプロセッサにおけるマルチタスクモード
時のページング方式に関する。
従来、マイクロコンピュータ（以下、ＣＰＵと略記する
）を使用した場合には、ＣＰＵからアクセスできるメモ
リ空間の容量が限られていた。例えば、インテル社製の
８０８６．８０１８６．８０２８６等のＣＰＵのリアル
モードにおいては、アプリケーションプログラムのタス
クがアクセス可能なメモリ空間が最大１Ｍバイトに制限
されている。
）を使用した場合には、ＣＰＵからアクセスできるメモ
リ空間の容量が限られていた。例えば、インテル社製の
８０８６．８０１８６．８０２８６等のＣＰＵのリアル
モードにおいては、アプリケーションプログラムのタス
クがアクセス可能なメモリ空間が最大１Ｍバイトに制限
されている。
しかしながら、最近のアプリケーションプログラムはメ
モリを大量に使用するものが多（なってきており、ＣＰ
Ｕのアクセス可能なメモリ空間の制限がアプリケーショ
ンプログラムを作成する上において大きなネックとなっ
てきている。枠に、マルチタスクで実行されるアプリケ
ーションプログラムでは、複数のアプリケーションプロ
グラムが同時に走行するため、メモリ空間の容量不足が
より顕著となってきている。
モリを大量に使用するものが多（なってきており、ＣＰ
Ｕのアクセス可能なメモリ空間の制限がアプリケーショ
ンプログラムを作成する上において大きなネックとなっ
てきている。枠に、マルチタスクで実行されるアプリケ
ーションプログラムでは、複数のアプリケーションプロ
グラムが同時に走行するため、メモリ空間の容量不足が
より顕著となってきている。
このため、アプリケーションプログラム側でメモリを所
定容量のメモリブロックに分割したページを位にハンド
リングして、アプリケーションプログラムからアクセス
可能なメモリ空間の容量を実効的に増加させるようにし
たページング方式が従来から用いられることがあった。
定容量のメモリブロックに分割したページを位にハンド
リングして、アプリケーションプログラムからアクセス
可能なメモリ空間の容量を実効的に増加させるようにし
たページング方式が従来から用いられることがあった。
しかし、上述した従来のページング方式は、アプリケー
ションプログラムがメモリブロックを直接ハンドリング
しなければならないので、トラブルが発生することが多
いという問題点があった。
ションプログラムがメモリブロックを直接ハンドリング
しなければならないので、トラブルが発生することが多
いという問題点があった。
本発明の目的は、上述の点に鑑み、メモリブロックのハ
ンドリングをオペレーティングシステム（以下、ｏＳと
称する）に管理させることにより、アプリケーションプ
ログラム側ではなんら意識することなしに大容量のメモ
リを使用することができるようにしたマルチタスクにお
けるページング方式を提供することにある。
ンドリングをオペレーティングシステム（以下、ｏＳと
称する）に管理させることにより、アプリケーションプ
ログラム側ではなんら意識することなしに大容量のメモ
リを使用することができるようにしたマルチタスクにお
けるページング方式を提供することにある。
本発明のマルチタスクにおけるページング方式は、オペ
レーティングシステムのタスクコントロールプロフタに
タスク対応に設けられていてタスクのページングデータ
を格納するコントロールレジスタと、タスクからメモリ
へのアクセスアドレスをタスクに応じてアドレス変換す
るために前記ページングデータを保持するページングレ
ジスタと、タスク切換え時に前記コントロールレジスタ
から前記ページングデータを前記ページングレジスタに
設定するタスクディスパッチャとを有する。
レーティングシステムのタスクコントロールプロフタに
タスク対応に設けられていてタスクのページングデータ
を格納するコントロールレジスタと、タスクからメモリ
へのアクセスアドレスをタスクに応じてアドレス変換す
るために前記ページングデータを保持するページングレ
ジスタと、タスク切換え時に前記コントロールレジスタ
から前記ページングデータを前記ページングレジスタに
設定するタスクディスパッチャとを有する。
本発明のマルチタスクにおけるページング方式では、コ
ントロールレジスタがオペレーティングシステムのタス
クコントロールブロックにタスク対応に設けられていて
タスクのページングデータを格納しており、ページング
レジスタがタスクからメモリへのアクセスアドレスをタ
スクに応じてアドレス変換するためにページングデータ
を保持し、タスクディスパッチャがタスク切換え時にコ
ントロールレジスタからページングデータをページング
レジスタに設定する。
ントロールレジスタがオペレーティングシステムのタス
クコントロールブロックにタスク対応に設けられていて
タスクのページングデータを格納しており、ページング
レジスタがタスクからメモリへのアクセスアドレスをタ
スクに応じてアドレス変換するためにページングデータ
を保持し、タスクディスパッチャがタスク切換え時にコ
ントロールレジスタからページングデータをページング
レジスタに設定する。
次に、本発明について図面を参照しながら説明する。
第１図は、本発明の一実施例を示すブロック図である。
本実施例のマルチタスクにおけるページング方式は、Ｏ
８のタスクコントロールブロックにタスク１ａ〜１ｎに
対応して設けられていて各タスク１ａ〜１ｎのページン
グデータをそれぞれ格納するコントロールレジスタ２ａ
〜２ｎと、タスク１ａ〜１ｎからメモリ５へのアクセス
アドレスをタスク１ａ〜１ｎに応じてアドレス変換する
ためにページングデータを保持するページングレジスタ
４と、タスクの切換え時にコントロールレジスタ２ａ〜
２ｎからページングデータをページングレジスタ４に設
定するタスクディスパッチャ３とから、その主要部が構
成されている。
８のタスクコントロールブロックにタスク１ａ〜１ｎに
対応して設けられていて各タスク１ａ〜１ｎのページン
グデータをそれぞれ格納するコントロールレジスタ２ａ
〜２ｎと、タスク１ａ〜１ｎからメモリ５へのアクセス
アドレスをタスク１ａ〜１ｎに応じてアドレス変換する
ためにページングデータを保持するページングレジスタ
４と、タスクの切換え時にコントロールレジスタ２ａ〜
２ｎからページングデータをページングレジスタ４に設
定するタスクディスパッチャ３とから、その主要部が構
成されている。
第２図を参照すると、タスクディスパッチャ３における
処理手順は、タスク切換えステップ１１と、ページング
データ読取りステップ１２と、ページングデータ設定ス
テップ１３とからなる。
処理手順は、タスク切換えステップ１１と、ページング
データ読取りステップ１２と、ページングデータ設定ス
テップ１３とからなる。
第３図を参照すると、本実施例のマルチタスクにおける
ページング方式が適用されたハードウェア構成では、Ｃ
ＰＵ６からのアドレスバス７の例えば下位１７ビツトが
メモリ５に直接人力され、１８ビツト以上の上位ビット
がアドレス変換機構としてのページングレジスタ４でア
ドレス変換された後にメモリ５に入力されている。なお
、符号８はデータバスを示す。
ページング方式が適用されたハードウェア構成では、Ｃ
ＰＵ６からのアドレスバス７の例えば下位１７ビツトが
メモリ５に直接人力され、１８ビツト以上の上位ビット
がアドレス変換機構としてのページングレジスタ４でア
ドレス変換された後にメモリ５に入力されている。なお
、符号８はデータバスを示す。
第４図を参照すると、メモリ５は、例えば１２８ＫＢの
メモリブロックに分割されたページ単位に管理されてお
り、ＣＰＵ６から直接アクセス可能なアドレス空間はＩ
ＭＢとなっている。また、ページングレジスタ４は、Ｃ
ＰＵ６からアクセス可能なメモリブロックが８ブロツク
となるので、８つの部分から構成されている。
メモリブロックに分割されたページ単位に管理されてお
り、ＣＰＵ６から直接アクセス可能なアドレス空間はＩ
ＭＢとなっている。また、ページングレジスタ４は、Ｃ
ＰＵ６からアクセス可能なメモリブロックが８ブロツク
となるので、８つの部分から構成されている。
次に、このように構成された本実施例のマルチタスクに
おけるページング方式の動作について説明する。
おけるページング方式の動作について説明する。
タスクディスパッチャ３がタスクの切換えを行うと（ス
テップ１１）、次にタスクのコントロールレジスタから
ページングデータが読み取られて（ステップ１２）、こ
のページングデータがページレジスタ４にＩ１０命令に
より書き込まれて設定される。
テップ１１）、次にタスクのコントロールレジスタから
ページングデータが読み取られて（ステップ１２）、こ
のページングデータがページレジスタ４にＩ１０命令に
より書き込まれて設定される。
例えば、第４図に示すように、ページングレジスタ４の
５番目に値３２が格納されていてタスクが８００００〜
９ＦＦＦＦ番地にアクセスしたとすると、ページングレ
ジスタ４の５番目が参照される。これにより、８０００
０〜９ＦＦＦＦ番地へのアクセスは３２００００〜３３
ＦＦＦＦ番地へのアクセスにアドレス変換され、３２０
０００〜３３ＦＦＰＦ番地の内容がアクセスされる。
５番目に値３２が格納されていてタスクが８００００〜
９ＦＦＦＦ番地にアクセスしたとすると、ページングレ
ジスタ４の５番目が参照される。これにより、８０００
０〜９ＦＦＦＦ番地へのアクセスは３２００００〜３３
ＦＦＦＦ番地へのアクセスにアドレス変換され、３２０
０００〜３３ＦＦＰＦ番地の内容がアクセスされる。
このように、本実施例のマルチタスクにおけるベージン
グ方式では、１２８ＫＢのブロック単位でＩＭＢのアド
レス空間を１６ＭＢまでのメモリ空間にマフピングする
ことができる。
グ方式では、１２８ＫＢのブロック単位でＩＭＢのアド
レス空間を１６ＭＢまでのメモリ空間にマフピングする
ことができる。
次に、第５図を参照してタスクとアサインされるメモリ
ブロックとの関係をさらに詳しく説明する。
ブロックとの関係をさらに詳しく説明する。
いま、タスクＡが実行されているとすると、タスクＡが
アクセスするページ０〜４は、対応するタスクコントロ
ールブロックＡのコントロールレジスタに格納されたペ
ージングデータ八によりメモリブロック０． １． ３
． ６および８にそれぞれマフピングされている。タス
クＡからタスクＢに切り換わると、タスクディスバフチ
ャ３はタスクコントロールブロックＢのコントロールレ
ジスタの中からページングデータＢを読み出してきて、
ページングレジスタ４にＩ１０命令を使用して書き込む
。この結果、タスクＢのアプリケーションプログラムか
ら見たページＯ〜４は、メモリブロック２，４．５．７
および８にそれぞれマツピングされる。したがって、各
タスクの実行しているプログラムから見ると同一のペー
ジにアクセスしているにもかかわらず、実際にはタスク
毎に異なるメモリブロックにアクセスしていることにな
る。
アクセスするページ０〜４は、対応するタスクコントロ
ールブロックＡのコントロールレジスタに格納されたペ
ージングデータ八によりメモリブロック０． １． ３
． ６および８にそれぞれマフピングされている。タス
クＡからタスクＢに切り換わると、タスクディスバフチ
ャ３はタスクコントロールブロックＢのコントロールレ
ジスタの中からページングデータＢを読み出してきて、
ページングレジスタ４にＩ１０命令を使用して書き込む
。この結果、タスクＢのアプリケーションプログラムか
ら見たページＯ〜４は、メモリブロック２，４．５．７
および８にそれぞれマツピングされる。したがって、各
タスクの実行しているプログラムから見ると同一のペー
ジにアクセスしているにもかかわらず、実際にはタスク
毎に異なるメモリブロックにアクセスしていることにな
る。
このように、本実施例のマルチタスクにおけるページン
グ方式を使用することにより、個々のタスク自体がアク
セスできるメモリ容量はＣＰＵ６の制限を越えることは
できないが、複数のタスクの総合計では大容量のメモリ
を管理することができる。特に、ページがＯ８によって
管理されているので、アプリケーションプログラムを変
更することなしに、全体的に見て大容量のメモリを使用
することが可能になる。なお、同一のメモリブロックが
複数のタスクで共用されていてもよ（、例えば第５図で
は、タスクＡおよびタスクＢによりメモリブロック８が
ＣＲＴのビットマツプメモリなどとして共用されている
。
グ方式を使用することにより、個々のタスク自体がアク
セスできるメモリ容量はＣＰＵ６の制限を越えることは
できないが、複数のタスクの総合計では大容量のメモリ
を管理することができる。特に、ページがＯ８によって
管理されているので、アプリケーションプログラムを変
更することなしに、全体的に見て大容量のメモリを使用
することが可能になる。なお、同一のメモリブロックが
複数のタスクで共用されていてもよ（、例えば第５図で
は、タスクＡおよびタスクＢによりメモリブロック８が
ＣＲＴのビットマツプメモリなどとして共用されている
。
以上説明したように、本発明によれば、メモリブロック
がベージ単位にＯ５によって管理されているので、ユー
ザはアプリケーションプログラムにおいてページを意識
することなしに大きなメモリ空間を使用することができ
る効果がある。
がベージ単位にＯ５によって管理されているので、ユー
ザはアプリケーションプログラムにおいてページを意識
することなしに大きなメモリ空間を使用することができ
る効果がある。
第１図は本発明の一実施例に係るマルチタスクにおける
ベージング方式を示すブロック図、第２図は第１図中に
示したタスクディスパッチャにおける処理手順を示すフ
ローチャート、第３図は本発明の一実施例に係るマルチ
タスクにおけるベージング方式を適用したハードウェア
構成の要部を示すブロック図、 第４図はページングレジスタの値とアクセスされるメモ
リブロックとの関係を示す図、第５図はタスクとアサイ
ンされるメモリブロックとの関係を示す図である。 図において、 １３〜Ｉｎ・タスク、 ２ ａ −２ｎ・コントロールレジスタ、３・・・・・
タスクディスパッチャ、 ４・・・・・ページングレジスタ、 ５・・・・・メモリ、 ６・・・・・ｃｐｕ。 ７・・・・・アドレスバス、 ８・・・・・データバス、 １１・・・・・タスク切換えステップ、１２・・・・・
ページングデータ読取りステップ、１３・・・・・ペー
ジングレジスタ設定ステップである。 −へ 第３図 第４図
ベージング方式を示すブロック図、第２図は第１図中に
示したタスクディスパッチャにおける処理手順を示すフ
ローチャート、第３図は本発明の一実施例に係るマルチ
タスクにおけるベージング方式を適用したハードウェア
構成の要部を示すブロック図、 第４図はページングレジスタの値とアクセスされるメモ
リブロックとの関係を示す図、第５図はタスクとアサイ
ンされるメモリブロックとの関係を示す図である。 図において、 １３〜Ｉｎ・タスク、 ２ ａ −２ｎ・コントロールレジスタ、３・・・・・
タスクディスパッチャ、 ４・・・・・ページングレジスタ、 ５・・・・・メモリ、 ６・・・・・ｃｐｕ。 ７・・・・・アドレスバス、 ８・・・・・データバス、 １１・・・・・タスク切換えステップ、１２・・・・・
ページングデータ読取りステップ、１３・・・・・ペー
ジングレジスタ設定ステップである。 −へ 第３図 第４図
Claims (1)
- 【特許請求の範囲】 オペレーティングシステムのタスクコントロールブロッ
クにタスク対応に設けられていてタスクのページングデ
ータを格納するコントロールレジスタと、 タスクからメモリへのアクセスアドレスをタスクに応じ
てアドレス変換するために前記ページングデータを保持
するページングレジスタと、タスク切換え時に前記コン
トロールレジスタから前記ページングデータを前記ペー
ジングレジスタに設定するタスクディスパッチャと、 を有することを特徴とするマルチタスクにおけるページ
ング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17527286A JPS6330946A (ja) | 1986-07-25 | 1986-07-25 | マルチタスクにおけるペ−ジング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17527286A JPS6330946A (ja) | 1986-07-25 | 1986-07-25 | マルチタスクにおけるペ−ジング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6330946A true JPS6330946A (ja) | 1988-02-09 |
Family
ID=15993240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17527286A Pending JPS6330946A (ja) | 1986-07-25 | 1986-07-25 | マルチタスクにおけるペ−ジング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6330946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167966A (ja) * | 2007-01-12 | 2008-07-24 | Lec Inc | 掃除用具、鏡用掃除用具、床用掃除用具、電子機器用掃除用具及び窓ガラス用掃除用具 |
| JP2009223897A (ja) * | 1997-03-27 | 2009-10-01 | Atmel Corp | Ｒｉｓｃアーキテクチャを有する８ビットマイクロコントローラ |
-
1986
- 1986-07-25 JP JP17527286A patent/JPS6330946A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009223897A (ja) * | 1997-03-27 | 2009-10-01 | Atmel Corp | Ｒｉｓｃアーキテクチャを有する８ビットマイクロコントローラ |
| JP2008167966A (ja) * | 2007-01-12 | 2008-07-24 | Lec Inc | 掃除用具、鏡用掃除用具、床用掃除用具、電子機器用掃除用具及び窓ガラス用掃除用具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1266532A (en) | Method to share copy on write segment for mapped files | |
| JP3605978B2 (ja) | マイクロコンピュータ | |
| JPS6330946A (ja) | マルチタスクにおけるペ−ジング方式 | |
| US5511206A (en) | Microprocessor based computer with virtual memory space in overwritable memory | |
| US5491826A (en) | Microprocessor having register bank and using a general purpose register as a stack pointer | |
| KR19990058732A (ko) | 하드웨어 실시간 멀티태스킹 장치 및 방법 | |
| JPH0237443A (ja) | 電子計算機システムにおける主記憶管理方式 | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JPS621048A (ja) | 仮想記憶システム | |
| JPH0521256B2 (ja) | ||
| JPH03113548A (ja) | 拡張メモリ制御装置 | |
| EP0688449A1 (en) | Method and apparatus for memory management | |
| JP2742245B2 (ja) | 並列計算機 | |
| JPH02230324A (ja) | マイクロプログラム制御装置 | |
| JPH01241642A (ja) | 共通メモリの動的配置方法 | |
| JPH0241772B2 (ja) | ||
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPH0244445A (ja) | データ処理装置 | |
| JPS60214040A (ja) | デ−タ処理装置 | |
| JPH02150923A (ja) | プログラム分割制御装置 | |
| JPS61193244A (ja) | 仮想記憶方式のウインドウ経由デ−タアクセス方法 | |
| JPH03206525A (ja) | シングルチップマイコンのスタック方式 | |
| JPS63118852A (ja) | 仮想記憶装置の制御方式 | |
| JPH02257232A (ja) | 割り込み処理プログラム管理方法 | |
| JPS60214039A (ja) | デ−タ処理装置 |