JPS63310179A - 半導体不揮発性メモリ− - Google Patents
半導体不揮発性メモリ−Info
- Publication number
- JPS63310179A JPS63310179A JP62146332A JP14633287A JPS63310179A JP S63310179 A JPS63310179 A JP S63310179A JP 62146332 A JP62146332 A JP 62146332A JP 14633287 A JP14633287 A JP 14633287A JP S63310179 A JPS63310179 A JP S63310179A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- floating gate
- electrode
- tunnel
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
- H10D30/684—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection
- H10D30/685—Floating-gate IGFETs having only two programming levels programmed by hot carrier injection from the channel
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気的に書込み・消去を容易に行える浮遊ゲ
ート型半導体不揮発性メモリーに関する。
ート型半導体不揮発性メモリーに関する。
本発明は、電気的に書込み・消去を容易に行える浮遊ゲ
ート型半導体不揮発性メモリーにおいて、多結晶シリコ
ン層から成る浮遊ゲート電極に注入された電荷を消去電
極へ放出するトンネル絶縁膜として熱窒化膜を酸化して
形成した熱窒化酸化膜を用いることにより、信転性の高
い半導体不揮発性メモリーを提供するものである。
ート型半導体不揮発性メモリーにおいて、多結晶シリコ
ン層から成る浮遊ゲート電極に注入された電荷を消去電
極へ放出するトンネル絶縁膜として熱窒化膜を酸化して
形成した熱窒化酸化膜を用いることにより、信転性の高
い半導体不揮発性メモリーを提供するものである。
第２図は従来の電気的書込み・消去可能な不揮発性メモ
リー（以下ＥＥＰＲＯＭと呼ぶことにする）を示す断面
図である。Ｐ型シリコン基板２１の表面にＮ“型のソー
ス領域２２、Ｎ゛型トドレイン６１域２３形成し、ゲー
ト絶縁膜２４を介して多結晶シリコン層からなる浮遊ゲ
ート電極２５を設け、さらに前記浮遊ゲート電極２５の
電位を制御するための制御ゲート電極２７は絶縁膜２６
を介して設けである。
リー（以下ＥＥＰＲＯＭと呼ぶことにする）を示す断面
図である。Ｐ型シリコン基板２１の表面にＮ“型のソー
ス領域２２、Ｎ゛型トドレイン６１域２３形成し、ゲー
ト絶縁膜２４を介して多結晶シリコン層からなる浮遊ゲ
ート電極２５を設け、さらに前記浮遊ゲート電極２５の
電位を制御するための制御ゲート電極２７は絶縁膜２６
を介して設けである。
さらに、トンネル熱酸化膜２８を介して消去電極２９が
設けられている。
設けられている。
書込みを行うには制御ゲート電極２７とＮ゛゛ドレイン
領域２３に高電圧を印加し、Ｎ゛゛ソース領域２２を接
地してチャネル領域中で生成されたホットエレクトロン
をゲート絶８！ｖ２４を通して多結晶シリコン層からな
る浮遊ゲート電極２５に注入する。
領域２３に高電圧を印加し、Ｎ゛゛ソース領域２２を接
地してチャネル領域中で生成されたホットエレクトロン
をゲート絶８！ｖ２４を通して多結晶シリコン層からな
る浮遊ゲート電極２５に注入する。
次に消去について説明する。消去１！ｉ２９へ正の高電
圧を印加し、多結晶シリコン層からなる浮遊ゲート電極
２５中の電子をトンネル熱酸化膜２８を介してファウラ
ー・ノルドハイムトンネリングによって放出する。
圧を印加し、多結晶シリコン層からなる浮遊ゲート電極
２５中の電子をトンネル熱酸化膜２８を介してファウラ
ー・ノルドハイムトンネリングによって放出する。
情報を読み出すには浮遊ゲート電極２５の中の電荷量に
よって浮遊ゲート電極２５をゲート電極とするＮ“型ソ
ース領域２２、Ｎゝ型トドレイン領域２３間チャネルコ
ンダクタンスが変化する事から読み出しが可能である。
よって浮遊ゲート電極２５をゲート電極とするＮ“型ソ
ース領域２２、Ｎゝ型トドレイン領域２３間チャネルコ
ンダクタンスが変化する事から読み出しが可能である。
以上のように浮遊ゲート電極２５上のトンネル熱酸化′
Ｈ２８に高電界を印加して消去を行うＥＥＦＲＯＭの場
合、書き換えを繰り返し行うと消去時の高電界印加によ
る多結晶シリコン層上のトンネル熱酸化膜の摩耗劣化に
よりＥＥＰＲＯＭが破壊してしまうという問題点があっ
た。参照のための従来のＥＥＦＲＯＭの書き換え特性を
第３図中の破線で示す、第３図は横軸に書込み消去回数
、縦軸に闇値（Ｖ ｔ ｎ）をとったものである。
Ｈ２８に高電界を印加して消去を行うＥＥＦＲＯＭの場
合、書き換えを繰り返し行うと消去時の高電界印加によ
る多結晶シリコン層上のトンネル熱酸化膜の摩耗劣化に
よりＥＥＰＲＯＭが破壊してしまうという問題点があっ
た。参照のための従来のＥＥＦＲＯＭの書き換え特性を
第３図中の破線で示す、第３図は横軸に書込み消去回数
、縦軸に闇値（Ｖ ｔ ｎ）をとったものである。
上記の問題点を解決するために、多結晶シリコン層から
なる浮遊ゲート電１１ｉ２５上のトンネル絶縁膜に、熱
酸化膜より摩耗劣化に強い、熱窒化膜を酸化した熱窒化
酸化膜を用いた。
なる浮遊ゲート電１１ｉ２５上のトンネル絶縁膜に、熱
酸化膜より摩耗劣化に強い、熱窒化膜を酸化した熱窒化
酸化膜を用いた。
多結晶シリコン上の熱窒化酸化膜は多結晶シリコン上の
熱酸化膜に比べ摩耗に強く経時破壊に対する寿命も長い
ゐて消去時の破壊を改善した。
熱酸化膜に比べ摩耗に強く経時破壊に対する寿命も長い
ゐて消去時の破壊を改善した。
以下に本発明の詳細な説明する。第１図は本発明の一実
施例のＥＥＦＲＯＭを示す断面図である。例えばＰ型シ
リコン基板１１０表面にＮ゛型のソース領域１２、Ｎ０
型のドレイン領域１３を形成し、ゲート絶縁膜１４を介
して多結晶シリコン層からなる浮遊ゲート電極１５を設
け、さらに前記浮遊ゲート電＋１ｉ１１５の電位を制御
するための制御ゲート電極１７は絶縁膜１６を介して設
けである。さらに、トンネル熱窒化酸化膜１８を介して
消去電極１９が設けられている。
施例のＥＥＦＲＯＭを示す断面図である。例えばＰ型シ
リコン基板１１０表面にＮ゛型のソース領域１２、Ｎ０
型のドレイン領域１３を形成し、ゲート絶縁膜１４を介
して多結晶シリコン層からなる浮遊ゲート電極１５を設
け、さらに前記浮遊ゲート電＋１ｉ１１５の電位を制御
するための制御ゲート電極１７は絶縁膜１６を介して設
けである。さらに、トンネル熱窒化酸化膜１８を介して
消去電極１９が設けられている。
書込みを行うには制御ゲート電極１７とＮ゛型トドレイ
ン領域１３高電圧を印加し、Ｎ゛゛ソース領域１２を接
地してチャネル領域中で生成されたホットエレクトロン
をゲート絶縁膜１４を通して多結晶シリコン層からなる
浮遊ゲート電極１５に注入する。
ン領域１３高電圧を印加し、Ｎ゛゛ソース領域１２を接
地してチャネル領域中で生成されたホットエレクトロン
をゲート絶縁膜１４を通して多結晶シリコン層からなる
浮遊ゲート電極１５に注入する。
次に消去について説明する。消去電極１９へ正の高電圧
を印加し、多結晶シリコン層からなる浮遊ゲート電ｉ１
５中の電子をトンネル熱窒化酸化膜１８を介してファウ
ラー・ノルドハイムトンネリングによって放出する。
を印加し、多結晶シリコン層からなる浮遊ゲート電ｉ１
５中の電子をトンネル熱窒化酸化膜１８を介してファウ
ラー・ノルドハイムトンネリングによって放出する。
トンネル絶縁膜としてのトンネル熱窒化酸化膜１８の形
成を以下に示す。リン拡散されて導電性の多結晶シリコ
ン層からなる浮遊ゲート電極１５の上面を、例えば拡散
炉を使用して常圧のＮ）（、ガス雰囲気中で１０００℃
の高温加熱をすることにより、上面に熱窒化膜を約５０
人形成し、さらに常圧の酸素雰囲気中で１０００℃の高
温加熱により、トンネル熱窒化酸化膜１８を約１２０人
形成する。
成を以下に示す。リン拡散されて導電性の多結晶シリコ
ン層からなる浮遊ゲート電極１５の上面を、例えば拡散
炉を使用して常圧のＮ）（、ガス雰囲気中で１０００℃
の高温加熱をすることにより、上面に熱窒化膜を約５０
人形成し、さらに常圧の酸素雰囲気中で１０００℃の高
温加熱により、トンネル熱窒化酸化膜１８を約１２０人
形成する。
本発明の半導体不揮発性メモリーの書き換え特性を第３
図中に実線で示す。第３図から明らかなように、本発明
のＥＥＰＲＯＭの書き換え特性は従来のＥＥＦＲＯＭに
比ベニ桁程良くなっていることがわかる。
図中に実線で示す。第３図から明らかなように、本発明
のＥＥＰＲＯＭの書き換え特性は従来のＥＥＦＲＯＭに
比ベニ桁程良くなっていることがわかる。
本発明は以上のようにＥＥＦＲＯＭの浮遊ゲート電極内
の電荷を消去電極へ放出するトンネル絶縁膜にトンネル
熱窒化酸化膜を用いることにより、書き換え回数を大幅
に向上した信頼性の高い半導体不揮発性メモリーを提供
する。
の電荷を消去電極へ放出するトンネル絶縁膜にトンネル
熱窒化酸化膜を用いることにより、書き換え回数を大幅
に向上した信頼性の高い半導体不揮発性メモリーを提供
する。
第１図は本発明の一実施例による半導体不揮発性メモリ
ー断面図、第２図は従来の半導体不揮発性メモリー断面
図、第３図は本発明の半導体不揮発性メモリーと従来の
半導体不揮発性メモリーのそれぞれの書き換え特性を示
す説明図である。 １１・・・Ｐ型シリコン基板 １２・・・Ｎ゛型ソース領域 １３・・・Ｎ０型ドレイン領域 １４・・・ゲート絶縁膜 １５・・・多結晶シリコン層からなる浮遊ゲート電極 １６・・・絶縁膜 １７・・・制御ゲート電極 １８・・・トンネル熱窒化酸化膜 １９・・・消去電極 以上 出願人 セイコー電子工業株式会社 （し 代理人 弁理士 最 上 務（他１名）第 ２ 図
ー断面図、第２図は従来の半導体不揮発性メモリー断面
図、第３図は本発明の半導体不揮発性メモリーと従来の
半導体不揮発性メモリーのそれぞれの書き換え特性を示
す説明図である。 １１・・・Ｐ型シリコン基板 １２・・・Ｎ゛型ソース領域 １３・・・Ｎ０型ドレイン領域 １４・・・ゲート絶縁膜 １５・・・多結晶シリコン層からなる浮遊ゲート電極 １６・・・絶縁膜 １７・・・制御ゲート電極 １８・・・トンネル熱窒化酸化膜 １９・・・消去電極 以上 出願人 セイコー電子工業株式会社 （し 代理人 弁理士 最 上 務（他１名）第 ２ 図
Claims (1)
- 【特許請求の範囲】 第一導電型の半導体基板と、前記半導体基板表面に隔て
て形成された第２導電型のソース・ドレイン領域と、 前記ソース・ドレイン領域間の前記半導体基板表面上に
ゲート絶縁膜を介して設けられた浮遊ゲート電極と、 前記浮遊ゲート電極上に絶縁膜を介して容量結合された
制御ゲート電極と、 前記浮遊ゲート電極とトンネル絶縁膜を介して設けられ
た消去電極とからなる半導体不揮発性メモリーにおいて
、 前記トンネル絶縁膜が熱窒化膜を酸化して形成した熱窒
化酸化膜であることを特徴とする半導体不揮発性メモリ
ー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146332A JPS63310179A (ja) | 1987-06-12 | 1987-06-12 | 半導体不揮発性メモリ− |
| EP88304961A EP0294989A3 (en) | 1987-06-12 | 1988-06-01 | Non-volatile semi-conductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146332A JPS63310179A (ja) | 1987-06-12 | 1987-06-12 | 半導体不揮発性メモリ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310179A true JPS63310179A (ja) | 1988-12-19 |
Family
ID=15405292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146332A Pending JPS63310179A (ja) | 1987-06-12 | 1987-06-12 | 半導体不揮発性メモリ− |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0294989A3 (ja) |
| JP (1) | JPS63310179A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500816A (en) * | 1993-07-30 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device and manufacturing method thereof |
| JPH0964214A (ja) * | 1995-08-21 | 1997-03-07 | Lg Semicon Co Ltd | 不揮発性メモリ及びその不揮発性メモリをプログラムする方法 |
| KR100367804B1 (ko) * | 1997-07-18 | 2003-04-21 | 산요 덴키 가부시키가이샤 | 불휘발성반도체기억장치및그제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2597719B2 (ja) * | 1989-07-31 | 1997-04-09 | 株式会社東芝 | 不揮発性半導体記憶装置およびその動作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6289364A (ja) * | 1985-10-16 | 1987-04-23 | Seiko Instr & Electronics Ltd | 不揮発性半導体記憶装置 |
-
1987
- 1987-06-12 JP JP62146332A patent/JPS63310179A/ja active Pending
-
1988
- 1988-06-01 EP EP88304961A patent/EP0294989A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500816A (en) * | 1993-07-30 | 1996-03-19 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device and manufacturing method thereof |
| JPH0964214A (ja) * | 1995-08-21 | 1997-03-07 | Lg Semicon Co Ltd | 不揮発性メモリ及びその不揮発性メモリをプログラムする方法 |
| KR100367804B1 (ko) * | 1997-07-18 | 2003-04-21 | 산요 덴키 가부시키가이샤 | 불휘발성반도체기억장치및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0294989A3 (en) | 1990-01-17 |
| EP0294989A2 (en) | 1988-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100463227C (zh) | 具有氮化硅-氧化硅介电层的非易失性存储装置 | |
| US5212541A (en) | Contactless, 5v, high speed eprom/flash eprom array utilizing cells programmed using source side injection | |
| US20020055205A1 (en) | Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation | |
| EP0706224A3 (en) | Method of writing data into and erasing the same from semiconductor nonvolatile memory | |
| US6229175B1 (en) | Nonvolatile memory | |
| JPH0581072B2 (ja) | ||
| US6326660B1 (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| US5331189A (en) | Asymmetric multilayered dielectric material and a flash EEPROM using the same | |
| US5126809A (en) | Semiconductor non-volatile memory | |
| US5122847A (en) | Non-volatile semiconductor memory with CVD tunnel oxide | |
| JP2699890B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH07240478A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| KR100324191B1 (ko) | 비휘발성반도체기억장치내에서의데이터소거방법 | |
| JP4969748B2 (ja) | 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 | |
| US6078075A (en) | Semiconductor device with a programmable element having a P-type substrate and floating gate with a thin gate dielectric | |
| JPH11204663A (ja) | フラッシュメモリおよびその製造方法 | |
| EP0294989A2 (en) | Non-volatile semi-conductor memory device | |
| KR0138915B1 (ko) | 반도체 비소멸성 메모리 | |
| JP3020355B2 (ja) | 不揮発性メモリ及びその書き込み方法 | |
| KR100364828B1 (ko) | 불휘발성반도체기억장치및그제조방법 | |
| US5612561A (en) | Involatile semiconductor memory | |
| JP2004047606A (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 | |
| JP2696103B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| JPS6318864B2 (ja) | ||
| JPH0451072B2 (ja) |