JPS6331135A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置の製造方法に関し、さらに詳し
くは、半導体基板上に写真製版技術を用いて形成される
電極、配線層の寸法精度向上のための改良された製造方
法に係るものである。

〔従来の技術〕

従来例でのこの種の半導体装置における電極。

配線層の製造方法の概要を第２図（ａ）ないしくｄ）に
工程順に示しである。

これらの従来例方法各図を参照し、その製造工程につい
て述べる。

まず、シリコン半導体基板ｌ上に素子間分離絶縁膜２を
選択的に形成したのち、その全面にゲート絶縁膜３を形
成させ、また、このゲート絶縁膜３の全面に、後述する
それぞれの電極、配線材料となるポリシリコン層４を、
ＣＶＤ法などで形成させ、さらに、このポリシリコン層
４上には、同ポリシリコン層４を所定の電極パターンに
仕上げるための、写真製版工程ならびに乾式エツチング
工程を行なう。

すなわち、写真製版工程では、前記ポリシリコン層４の
全面にフォトレジスト層５を塗着させる（第２図（ａ）
）が、この時、前記分離絶縁膜２を含む部分のポリシリ
コン層４上でのレジスト層５の膜厚ｔ１と、分離絶縁膜
２を含まない部分のポリシリコン層４上でのレジスト層
５の膜厚ｔ２との関係は１次式の通りである。

ｔｌ＜ｔ２　　　　　　　　　　　　・・・・・・（ｉ
ｔ）ついで、その後、フォトマスク８を通して露光用の
光７がフォトレジスト層５の全面に照射される（同１ｆ
ｆｌ（ｂ））が、一般にこのフォトレジスト層５内では
、入射される光と、前記ポリシリコン層４の表面で反射
される光とが干渉し合って、いわゆる、光の定在波が発
生し、その結果、このレジスト層５に与えられる光エネ
ルギー量が、同層５の膜厚に対応して変化する。

のって、この場合、第３図に示したように、前記フォト
レジスト層５の該当各部の膜厚が１１．１２のとき、パ
ターニング後のこれらの各部、つまり分離絶縁膜２を含
む部分のレジストパターン５ａの幅寸法はＬ１１分離絶
縁膜２を含まない部分のレジストパターン５ｂの幅寸法
はＬ２となり、これらの各幅寸法Ｌ１．Ｌ２の関係は、 Ｌｌ＃Ｌ２　　　　　　　　　　・・・・・・（１−２
）となって、両者が同一寸法に設定されることはない（
同図（ｃ））。

続いて、前記各レジストパターン５ａ、５ｂをエツチン
グマスクとして、乾式エツチングにより、前記ポリシリ
コン層４を選択的にエツチングした上で、これらの各レ
ジストパターン５ａ、５ｂを除去する（同図（ｄ））が
、このようにして得た分離絶縁膜２を含む部分の電極、
配線層４ｄの幅寸法はＬ１′１分離絶縁膜２を含まない
部分の電極（ゲート電極）層４ｂの幅寸法はＬ　２’と
なり、各幅寸法り、’、Ｌ２’の関係は次式で表わされ
る。

Ｌ１′＝Ｌ１−Δ見　　　　　叫・・（１−３）Ｌ２’
＝Ｌ２−Δ見　　　　　　叫司１−４）（１−１）、（
１−３）、（１−４）からＬ’＃Ｌ’　　　　　　　　
　　・・・・・・（１−５）こ〜で、Δ旦は乾式エツチ
ングによって生ずるレジストパターン寸法と電極、配線
寸法とのシフト量である。

〔発明が解決しようとする問題点〕

このように、前記した従来例での製造方法においては、
　（１−５）式に示したように、半導体装置各部に形成
されるそれぞれの電極、配線層の寸法が所期通りに一定
とはならず、その結果、設計通りに装置を仕上げること
が困難で、装置に要求される機能を完全には果し得ない
と云う問題点があった。

この発明は従来のこのような問題点を解消するためにな
されたものであって、その目的とするところは、半導体
装置の各部に形成される電極、配線寸法を、設計値通り
正確に仕上げ得るようにした。この種の半導体装置の製
造方法を提供することである。

〔問題点を解決するための手段〕

前記目的を達成するために、この発明に係る半導体装置
の製造方法は、電極、配線材料層上に、−旦、この電極
、配線材料層とは屈折率の異なる材料を用いた薄い電極
、配線被覆膜を形成させたのちに、基本的なパターニン
グのためのフォトレジスト層を均一で薄い膜厚に塗着形
成させるようにしたものである。

〔作　　　用〕

すなわち、この発明方法においては、電極、配線材料層
での薄い電極、配線被覆膜のために、フォトレジスト層
を均一で薄い膜厚に塗着でき、かつフォトレジスト層内
での露光時における定在波の発生を防止できて、装置各
部でのゲート電極を含む各電極、配線層の寸法のバラツ
キを抑制し得るのである。

〔実　施　例〕

以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｅ）を参照して詳細に説
明する。

第１図（ａ）ないしく８）はこの実施例方法を工程順に
示す断面図であり、これらの第１図（ａ）ないしくｅ）
実施例方法において、前記第２図（ａ）ないしくｄ）従
来例方法と同一符号は同一または相当部分を示している
。

この実施例方法においては、まず、前記した従来例方法
と同様に、シリコン半導体基板１上に素子間分離絶縁膜
２を選択的に形成したのち、その全面にゲート絶縁膜３
を形成し、かつこのゲート絶縁膜３の全面に、電極、配
線材料層となるポリシリコン層４をＣＶＤ法などで形成
する。ついで。

面記ポリシリコン層４上の全面には、同ポリシリコン層
４とは屈折率の異なる材料、こへでは、例えばシリコン
酸化膜、シリコン窒化膜からなる電極、配線被覆膜８を
形成した上で、さらに、前記ポリシリコン層４を所定の
電極、配線パターンに仕北げるための、フォトレジスト
層５を全面に塗着させる。

しかして、この場合、前記フォトレジスト５としては、
例えば２０ｃｐｓ程度以下の粘性の低いものを選択する
のがよく、前記電極、配線被覆膜８の存在によって、そ
の全面に薄くかつ均一に塗着させることができる。また
、前記電極、配線被覆膜８の膜厚は、前記電極、配線材
料層であるポリシリコン層４の膜厚よりも薄く、　１０
０〜１００ＯＡ程度とし、前記フォトレジスト層５の膜
厚は、前記電極、配線被覆膜８の膜厚よりも厚くするこ
とが好ましい（第１図（ａ））。

次に、電極、配線バターニングのために選択された所定
のフォトマスク６を用いて、前記フォトレジスト層５の
全面を光照射７しく同図（ｂ））、露光、現像して、所
期のパターニングされたレジストパターン、つまり分離
絶縁膜２を含む部分のレジストパターン５ａ、および分
離絶縁膜２を含まない部分のレジストパターン５’ｂを
それぞれに得るのであるが、この時、前記電極、配線被
覆膜８にポリシリコン層４とは屈折率の異なる材料を用
い。

かつ電極、配線被覆膜８上でフォトレジスト層５の膜厚
を均一にしであるために、前記第３図に示した従来例方
法でのような、定在波の発生による各レジストパターン
５ａ　、　５ｂでの幅寸法のバラツキがなく、両レジス
トパターン５ａ、５ｂ共、同一の幅寸法Ｌ３に仕上げる
ことができる（同図（Ｃ））。

その後、前記した従来例方法と同様に、前記各レジスト
パターン５ａ、５ｂをエツチングマスクとして、乾式エ
ツチングにより、前記電極、配線被覆膜８を選択的に除
去し、かつ各レジストパターン５ａ、５ｂを除去して、
各パターン該当部分に電極。

配線被覆膜パターン８ａ、８ｂを得る（同図（ｄ））の
であるが、この時、電極、配線被覆膜８の膜厚を、フォ
トレジスト層５の膜厚よりも薄く形成しであるために、
エツチングマスクとしての役割りを充分に果して、こ−
でも各電極、配線被覆膜パターン８ａ、８ｂでの幅寸法
のバラツキがなく、これらの両電極、配線被覆膜パター
ン８ａ、８ｂの仕上がり寸法１．．１．は、共に次式の
ように等しくなる。

禎＝Ｌ３−Δ鮨　　　　　・・・・・・（２−１）こ−
で、６文１は乾式エツチングによって生ずるレジストパ
ターン寸法と電極、配線被覆膜寸法とのシフト量である
。

最後に、今度は、前記寸法交１にそれぞれ仕上がった各
電極、配線被覆膜パターン８ａ、８ｂをエツチングマス
クとして、同様に乾式エツチングにより、前記ポリシリ
コン層４を選択的に除去し、かつこれらの各電極、配線
被覆膜パターン８ａ、８ｂについては、これを必要に応
じ除去（図においては除去）して、目的とするところの
それぞれの各電極、配線層４ａ、４ｂを、各パターン該
当部分、つまり分離絶縁膜２を含む部分、実質的には、
分離絶縁膜２上に電極、配線層４ａを、分離絶縁膜２を
含まない部分、実質的には、ゲート絶縁膜３上に電極（
ゲート電極）層４ｂを形成できるのである（同図（ｅ）
）。

そして、このようにして形成されるそれぞれの電極、配
線層４ａ、４ｂについても、その形成部分である分離絶
縁膜２上、およびゲート絶縁膜３上の如何に拘らず、共
に次式のように等しくなる。

１、＝見１−Δ旦２　　　　　・・・・・・（２−２）
こ〜で、６文２は乾式エツチングによって生ずる電極、
配線被覆膜パターン寸法と電極、配線層寸法とのシフト
量である。

従って、この実施例方法においては、目的とする各電極
、配線層４ａ、４ｂの形成のための電極、配線材料層、
こへではポリシリコン層４上に、同層４とは屈折率の異
なる材料を用いた薄い電極、配線被覆膜８を形成させて
おくことにより、基本的なパターニングのためのフォト
レジスト層５を、均一で薄い膜厚に塗着できると共に、
露光時の定在波を防止でき、これによって、装置各部で
の所期の同一寸法による電極、配線層４ａおよび電極（
ゲート電極）層４ｂを実現し得るのである。

〔発明の効果〕

以上詳述したようにこの発明方法によれば、半導体基板
上に形成させた分離絶縁膜とゲート絶縁膜、すなわち一
般的には相互間に段差のある各別の膜もしくは領域上に
あって、それぞれに電極。

配線層を形成させる場合、これらの相互間に段差のある
膜もしくは領域上に、電極、配線材料層を形成させると
共に、この電極、配線材料層上に、−旦、同電極、配線
材料層とは屈折率の異なる材料を用いた薄い電極、配線
被覆膜を形成させたの　　　　　〜ちに、本来の基本的
なパターニングのためのフォトレジスト層を形成させる
ようにしたから、このフォトレジスト層を均一で薄い膜
厚に塗着できると共に、フォトレジスト層内での露光時
における定在波の発生を防止できるのであり、これによ
って結果的には、装置各部でのゲート電極を含む各電極
、配線層の寸法のバラツキを、効果的かつ良好に抑制し
得て、所期の同一寸法による各電極。

配線層を比較的容易に形成でき、ひいてはこの種の半導
体装置での高性能化、高信頼性などを達成し、併せて製
造歩留りを格段に向上し得るのである。

【図面の簡単な説明】

第１図（ａ）ないしくｅ）はこの発明に係る半導体装置
の製造方法を工程順に示すそれぞれ断面図であり、また
第２図（ａ）ないしくｄ）は同上従来例による製造方法
を工程順に示すそれぞれ断面図、第３図は同上従来例方
法におけるフォトレジストの膜厚とレジストパターンの
寸法との関係を示すグラフである。 １・・・・半導体基板、２・・・・素子間分離絶縁膜、
３・・・・ゲート絶縁膜、４・・・・ポリシリコン層（
電極、配線材料層）、４ａおよび４ｂ・・・・電極、配
線層および電極（ゲート電極）層、５・・・・フォトレ
ジスト層、　５ａ、５ｂ・・・・レジストパターン、６
、・・・・フォトマスク、７・・・・露光のための照射
光、８・・・・電極、配線被覆膜、　８ａ、８ｂ・・・
・電極、配線被覆膜パターン。 第１図・ （ｄ） ４ｂ二　ｒｅ　　（’ｒ−Ｌ　ｔｈ）’ＰＩ第２図 （ｂ） 第２図 （ｃ） （ｄ）

Claims (5)

【特許請求の範囲】
1. （１）半導体基板上に分離絶縁膜を選択的に形成したの
   ち、全面にゲート絶縁膜、ついで電極、配線材料層をそ
   れぞれに形成し、電極、配線材料層上の全面には、同層
   とは屈折率の異なる材料を用いた電極、配線被覆膜を、
   また、フォトレジスト層を均一な膜厚で形成し、かつ所
   定のフォトマスクを用い、フォトレジスト層を露光、現
   像して、所期の各レジストパターンを形成すると共に、
   各レジストパターンをマスクに用い、前記電極、配線被
   覆膜を選択的にエッチング除去して、それぞれの電極、
   配線被覆膜パターンを形成し、さらに、各電極、配線被
   覆膜パターンをマスクに用い、前記電極、配線材料層を
   選択的にエッチング除去して、それぞれの電極、配線層
   を形成することを特徴とする半導体装置の製造方法。
2. （２）電極、配線被覆膜が、シリコン酸化膜であること
   を特徴とする特許請求の範囲第１項に記載の半導体装置
   の製造方法。
3. （３）電極、配線被覆膜が、シリコン窒化膜であること
   を特徴とする特許請求の範囲第１項に記載の半導体装置
   の製造方法。
4. （４）電極、配線被覆膜の膜厚が、電極、配線材料層の
   膜厚よりも薄く、１００〜１０００Å程度であることを
   特徴とする特許請求の範囲第１項、第２項、または第３
   項に記載の半導体装置の製造方法。
5. （５）フォトレジストが、２０ｃｐｓ以下の粘性を有す
   ることを特徴とする特許請求の範囲第１項、第２項、第
   ３項、または第４項に記載の半導体装置の製造方法。