JPS63314659A - 情報処理装置の保存用デ−タのバックアップ装置 - Google Patents
情報処理装置の保存用デ−タのバックアップ装置Info
- Publication number
- JPS63314659A JPS63314659A JP62150131A JP15013187A JPS63314659A JP S63314659 A JPS63314659 A JP S63314659A JP 62150131 A JP62150131 A JP 62150131A JP 15013187 A JP15013187 A JP 15013187A JP S63314659 A JPS63314659 A JP S63314659A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information processing
- microcomputer
- ram
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/22—Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
- G06F7/32—Merging, i.e. combining data contained in ordered sequence on at least two record carriers to produce a single carrier or set of carriers having all the original data in the ordered sequence merging methods in general
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ラップトツブコンピュータ、パーソナルコン
ピュータ、その他の情報処理装置における保存用データ
のバックアップ装置に関する。
ピュータ、その他の情報処理装置における保存用データ
のバックアップ装置に関する。
（従来の技術）
一般にコンピュータ等の情報処理装置においては、処理
が終って電源が切断されても初期設定値、動作モード等
のデータを情報処理装置内に保存しておくことが行なわ
れている。 この発明ではこのデータを保存用データと
定義する。
が終って電源が切断されても初期設定値、動作モード等
のデータを情報処理装置内に保存しておくことが行なわ
れている。 この発明ではこのデータを保存用データと
定義する。
これら保存用データを保存しておくにはデータ保存用の
メモリを備え、乾電池、その他の適宜なバッテリーによ
ってデータ保存用のメモリをバックアップすることが行
なわれている。
メモリを備え、乾電池、その他の適宜なバッテリーによ
ってデータ保存用のメモリをバックアップすることが行
なわれている。
ところで、半導体集積回路技術の発達により高機能なＬ
ＳＩが開発されて、これら多数のＬＳＩを搭載した基板
も小さくすることができ、この基板を組み込む情報処理
装置も小型化されている。
ＳＩが開発されて、これら多数のＬＳＩを搭載した基板
も小さくすることができ、この基板を組み込む情報処理
装置も小型化されている。
このような小型化に伴ない益々高機能で且つより小型な
情報処理装置が求められている。
情報処理装置が求められている。
ところで、これは高機能にしようとすればそれに伴うＬ
ＳＩ等を設けてそれだけ基板を大きくしなければならな
いのに対して、基板をより小型化しなければならないと
いう相反する要求を満さなければならない。
ＳＩ等を設けてそれだけ基板を大きくしなければならな
いのに対して、基板をより小型化しなければならないと
いう相反する要求を満さなければならない。
（発明が解決しようとする問題点）
このように情報処理装置をより高機能で且つ小型化する
には、情報処理装置に組み込まれる基板をより小型化し
、旦つ高機能化を図るためには電気回路等のハードウェ
アの簡素化を行ない基板上のスペースを効率良く利用し
なければならない。
には、情報処理装置に組み込まれる基板をより小型化し
、旦つ高機能化を図るためには電気回路等のハードウェ
アの簡素化を行ない基板上のスペースを効率良く利用し
なければならない。
しかるに前記のように情報処理装置の保存用データを保
存するためにデータ保存用のメモリを用いるものでは、
基板上にデータ保存用のメモリおよびそのアドレスを選
択するデコーダを設ける領域を要し、その領域分だけ基
板が大きくなった。
存するためにデータ保存用のメモリを用いるものでは、
基板上にデータ保存用のメモリおよびそのアドレスを選
択するデコーダを設ける領域を要し、その領域分だけ基
板が大きくなった。
本発明はこのようのような事情により、情報処理装置の
データ保存用のメモリおよびデータ保存用のメモリのア
ドレスを選択するデコーダを廃止して、データ保存用の
メモリおよびデコーダが占める領域分だけ基板を小さく
するか、又はその領域に他の機能のＬＳＩ等を設けて高
機能化するようにした情報処理装置の保存用データのバ
ックアップ装置を提供することを目的とする。
データ保存用のメモリおよびデータ保存用のメモリのア
ドレスを選択するデコーダを廃止して、データ保存用の
メモリおよびデコーダが占める領域分だけ基板を小さく
するか、又はその領域に他の機能のＬＳＩ等を設けて高
機能化するようにした情報処理装置の保存用データのバ
ックアップ装置を提供することを目的とする。
［発明の構成］
（問題を解決するための手段）
本発明は、情報処理装置の構成部分である機能処理部に
着目し、この機能処理部内のＲＡＭの未使用領域に保存
用のデータを記憶させ、この機能処理部をバッテリーで
バックアップさせるものである。 後述する本発明の実
施例では機能処理部として、元々バッテリーバックアッ
プが不要な１チツプＬＳＩで構成されたキーボード制御
用マイクロコンピュータを用いている。
着目し、この機能処理部内のＲＡＭの未使用領域に保存
用のデータを記憶させ、この機能処理部をバッテリーで
バックアップさせるものである。 後述する本発明の実
施例では機能処理部として、元々バッテリーバックアッ
プが不要な１チツプＬＳＩで構成されたキーボード制御
用マイクロコンピュータを用いている。
（作用）
本発明では、従来用いていたデータ保存用のメモリおよ
びそのデコーダを廃止することができるので、このデー
タ保存用のメモリおよびそのデコーダの領域だけ、基板
を小さく形成することができ、又はこの領域に他の機能
のＬＳＩ等を設けて高機能化を図ることができる。
びそのデコーダを廃止することができるので、このデー
タ保存用のメモリおよびそのデコーダの領域だけ、基板
を小さく形成することができ、又はこの領域に他の機能
のＬＳＩ等を設けて高機能化を図ることができる。
（実施例）
以下図面を参照してこの発明の一実施例を説明する。Ｃ
ＰＵＩは情報処理装置２を制御し、ＣＰＵ１に接続され
たシステムバス３にはＰ／Ｓ変換器４が接続されており
、このＰ／Ｓ変換器４にはシリアル信号線５を介して機
能処理部６であるキーボード制御用マイクロコンピュー
タ（以下マイクロコンピュータと称する）７が接続され
ている。
ＰＵＩは情報処理装置２を制御し、ＣＰＵ１に接続され
たシステムバス３にはＰ／Ｓ変換器４が接続されており
、このＰ／Ｓ変換器４にはシリアル信号線５を介して機
能処理部６であるキーボード制御用マイクロコンピュー
タ（以下マイクロコンピュータと称する）７が接続され
ている。
キーボード８からの信号はマイクロコンピュータ７によ
って処理される。
って処理される。
情報処理装置２の電源であるバッテリー９からの供給電
源は電源スィッチ１０を介してＣＰＵＩその他の情報処
理装置２の各部へ供給されているが、マイクロコンピュ
ータ７は直接にバッテリー９に電源供給線１１によって
接続されているので常にバッテリー９から電源供給を受
ける。
源は電源スィッチ１０を介してＣＰＵＩその他の情報処
理装置２の各部へ供給されているが、マイクロコンピュ
ータ７は直接にバッテリー９に電源供給線１１によって
接続されているので常にバッテリー９から電源供給を受
ける。
したがって電源スィッチ１０がオフになってもマイクロ
コンピュータ７はバッテリー９でバックアップされる。
コンピュータ７はバッテリー９でバックアップされる。
マイクロコンピュータ７はＣＭＯ８型の１チツプＬＳ
Ｉによって構成され、第２図に示すようにキーボード制
御用のソフトウェア１２とＣＰＵＩとのデータの送受信
およびデータのチェックサム演算機能等のソフトウェア
１３を含むＲＯＭ１４と、ＲＯＭ１４に記憶されたこれ
らのソフトウェア１２．１３を実行する演算制御部１５
（ＡＬＵ：ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃａｌ
ｕｎｉｔ）と、ＲＡＭ１６等から構成される。
Ｉによって構成され、第２図に示すようにキーボード制
御用のソフトウェア１２とＣＰＵＩとのデータの送受信
およびデータのチェックサム演算機能等のソフトウェア
１３を含むＲＯＭ１４と、ＲＯＭ１４に記憶されたこれ
らのソフトウェア１２．１３を実行する演算制御部１５
（ＡＬＵ：ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃａｌ
ｕｎｉｔ）と、ＲＡＭ１６等から構成される。
ＲＡＭ１６は演算制御部１５が使用するワーク領域１７
と未使用領域１８を有する。
と未使用領域１８を有する。
本発明では情報処理装置２の保存用データがマイクロコ
ンピュータ７内のＲＡＭ１６の未使用領域１８に記憶さ
れる。
ンピュータ７内のＲＡＭ１６の未使用領域１８に記憶さ
れる。
電源制御回路ユ９は電源スィッチ１０がオフになること
を検知してスタンバイ信号をスタンバイ信号線２０を介
してマイクロコンピュータ７へ送る。 電源制御回路１
９からのスタンバイ信号によってマイクロコンピュータ
７はハイインピーダンスの状態となり、外部からエラー
データが書き込まれるのを防止する。
を検知してスタンバイ信号をスタンバイ信号線２０を介
してマイクロコンピュータ７へ送る。 電源制御回路１
９からのスタンバイ信号によってマイクロコンピュータ
７はハイインピーダンスの状態となり、外部からエラー
データが書き込まれるのを防止する。
情報処理装置２の保存用データには、初期設定値、モー
ド設定地値等がある。
ド設定地値等がある。
情報処理装置２の保存用データは、ＣＰＵＩによりマイ
クロコンピュータ７に送られ、演算制御部１５によりＲ
ＡＭ１６の未使用領域１８に記憶される。
クロコンピュータ７に送られ、演算制御部１５によりＲ
ＡＭ１６の未使用領域１８に記憶される。
次に本発明の動作を第３図、第４図のフローチャートに
示すキーボード制御用のソフトウェア１２、およびデー
タ送受信のソフトウェア１３等について説明する。
示すキーボード制御用のソフトウェア１２、およびデー
タ送受信のソフトウェア１３等について説明する。
通常マイクロコンピュータ７はキーボード８の制御を行
ない、キーボード８の制御は第３図のフローチャートに
示すキーボード制御用ソフトウェア１２を演算制御部１
５が実行することによって行なわれる。
ない、キーボード８の制御は第３図のフローチャートに
示すキーボード制御用ソフトウェア１２を演算制御部１
５が実行することによって行なわれる。
ステップＳ１において、キーボード８のキースイッチ（
図示せず）のスキャンニングを行ない、ステップＳ２で
キースイッチの入力があるか否かが判断される。 キー
スイッチの入力があるとステップＳ３に進み、入力され
たキースイッチのキーコードデータがマイクロコンピュ
ータ７からＣＰＵＩヘシリアル信号線５、Ｐ／Ｓ変換器
４、システムバス３を介してＣＰＵＩへ送られる。
図示せず）のスキャンニングを行ない、ステップＳ２で
キースイッチの入力があるか否かが判断される。 キー
スイッチの入力があるとステップＳ３に進み、入力され
たキースイッチのキーコードデータがマイクロコンピュ
ータ７からＣＰＵＩヘシリアル信号線５、Ｐ／Ｓ変換器
４、システムバス３を介してＣＰＵＩへ送られる。
マイクロコンピュータ７からのキーコードデータはシリ
アル信号としてシリアル信号線５に送られ、Ｐ／Ｓ変換
器４によってパラレル信号に変換されて、システムバス
３を介してＣＰＵＩに送られる。
アル信号としてシリアル信号線５に送られ、Ｐ／Ｓ変換
器４によってパラレル信号に変換されて、システムバス
３を介してＣＰＵＩに送られる。
ステップＳ２において、キースイッチの入力がなければ
ステップＳ１に戻り、キースイッチのスキャンニングが
行われる。
ステップＳ１に戻り、キースイッチのスキャンニングが
行われる。
次に情報処理装置２の保存用データのマイクロコンピュ
ータ７のＲＡＭ１６の未使用領域１８への記憶および未
使用領域１８に記憶されている保存用データの使用およ
び保存用データのチェックは、第４図のフローチャート
に示すようにデータ送受信およびチェックサム演算機能
のソフトウェア１３を演算制御部１５が割り込み処理に
より実行することによって行なわれる。
ータ７のＲＡＭ１６の未使用領域１８への記憶および未
使用領域１８に記憶されている保存用データの使用およ
び保存用データのチェックは、第４図のフローチャート
に示すようにデータ送受信およびチェックサム演算機能
のソフトウェア１３を演算制御部１５が割り込み処理に
より実行することによって行なわれる。
マイクロコンビ二−タ７内のＲＯＭ１４の未使用領域１
８に保存用データが記憶される動作は次のように行なわ
れる。
８に保存用データが記憶される動作は次のように行なわ
れる。
まずＣＰＵＩからＰ／Ｓ変換器４のアドレス信号がシス
テムバス３に送られてＰ／Ｓ変換器４がイネーブルされ
、次にＣＰＵＩから保存用データを記憶する旨の指令が
システムバス３に送られてＰ／Ｓ変換器４によってシリ
アル信号に変換され、変換されたシリアル信号はシリア
ル信号線５を介してマイクロコンピュータ７に送られる
。
テムバス３に送られてＰ／Ｓ変換器４がイネーブルされ
、次にＣＰＵＩから保存用データを記憶する旨の指令が
システムバス３に送られてＰ／Ｓ変換器４によってシリ
アル信号に変換され、変換されたシリアル信号はシリア
ル信号線５を介してマイクロコンピュータ７に送られる
。
マイクロコンピュータ７は保存用データを記憶する旨の
指令を受信すると、ステップＳ４で記憶指令か否かを判
断する。 記憶指令であればステップＳ５に進み、演算
制御部１５はＣＰＵＩからの保存用データの受信が可能
か否かを判断する。
指令を受信すると、ステップＳ４で記憶指令か否かを判
断する。 記憶指令であればステップＳ５に進み、演算
制御部１５はＣＰＵＩからの保存用データの受信が可能
か否かを判断する。
受信可能状態のときはステップＳ６に進み、ＣＰＵＩへ
受信可能である旨のシリアル信号をマイクロコンピュー
タ７からシリアル信号線５へ送り出す。
受信可能である旨のシリアル信号をマイクロコンピュー
タ７からシリアル信号線５へ送り出す。
マイクロコンピュータ７からの受信可能である旨を示す
シリアル信号はＰ／Ｓ変換器４によってパラレル信号に
変換され、システムバス３を介してＣＰＵＩに与えられ
る。
シリアル信号はＰ／Ｓ変換器４によってパラレル信号に
変換され、システムバス３を介してＣＰＵＩに与えられ
る。
ＣＰＵＩはマイクロコンピュータ７から受信可能である
旨の信号を受信すると、ＣＰＵＩは情報処理装置の保存
用データをシステムバス３に送り出し、保存用データは
Ｐ／Ｓ変換器４よりシリアル信号に変換され、変換され
た保存用データのシリアル信号はシリアル信号線５を介
してマイクロコンピュータ７へ送る。
旨の信号を受信すると、ＣＰＵＩは情報処理装置の保存
用データをシステムバス３に送り出し、保存用データは
Ｐ／Ｓ変換器４よりシリアル信号に変換され、変換され
た保存用データのシリアル信号はシリアル信号線５を介
してマイクロコンピュータ７へ送る。
マイクロコンビニ−タフはステップＳ７において保存用
データを受信し、ステップＳ８で演算制御部１５は保存
用データをＲＡＭ１６の未使用領域１８に記憶する。
データを受信し、ステップＳ８で演算制御部１５は保存
用データをＲＡＭ１６の未使用領域１８に記憶する。
さらに、演算制御部１５はステップＳ９で、保存用デー
タが正しくＲＡＭ１６の未使用領域１８に記憶されてい
るか否かをチェックする。保存用データにエラーがあれ
ばステップＳＩＯに進み、ステップＳ１０でデータの送
指令を上記と同様にＣＰＵＩへ送る。
タが正しくＲＡＭ１６の未使用領域１８に記憶されてい
るか否かをチェックする。保存用データにエラーがあれ
ばステップＳＩＯに進み、ステップＳ１０でデータの送
指令を上記と同様にＣＰＵＩへ送る。
ＣＰＵＩは再送指令をマイクロコンピュータ７から受け
ると、再度、情報処理装置の保存用データをマイクロコ
ンピュータ７に送り以下同様の動作を繰り返す。
ると、再度、情報処理装置の保存用データをマイクロコ
ンピュータ７に送り以下同様の動作を繰り返す。
ステップＳ５においてマイクロコンピュータ７がキーボ
ード８の処理中のときはステップＳｌｌに進み、ステッ
プＳｌｌで演算制御部１５は待機指令を示すシリアル信
号をマイクロコンピュータ７からシリアル信号線５へ送
り出す。 マイクロコンピュータ７からの待機指令を示
すシリアル信号はＰ／Ｓ変換器４によってパラレル信号
に変換され、待機指令を示すパラレル信号はシステムバ
ス３を介してＣＰＵＩに与えられる。
ード８の処理中のときはステップＳｌｌに進み、ステッ
プＳｌｌで演算制御部１５は待機指令を示すシリアル信
号をマイクロコンピュータ７からシリアル信号線５へ送
り出す。 マイクロコンピュータ７からの待機指令を示
すシリアル信号はＰ／Ｓ変換器４によってパラレル信号
に変換され、待機指令を示すパラレル信号はシステムバ
ス３を介してＣＰＵＩに与えられる。
情報処理装置２の稼動中においてマイクロコンピュータ
７のＲＡＭ１６に記憶された保存用データを使用するに
は、 まずＣＰＵＩからＰ／Ｓ変換器４のアドレス信号
がシステムバス３に送られてＰ／Ｓ変換器４がイネーブ
ルされ、次にＣＰＵ１から保存用データを使用する旨の
指令がシステムバス３に送られ、Ｐ／Ｓ変換器４によっ
てシリアル信号に変換されて変換されたシリアル信号は
シリアル信号線５を介してマイクロコンピュータ７に送
られる。
７のＲＡＭ１６に記憶された保存用データを使用するに
は、 まずＣＰＵＩからＰ／Ｓ変換器４のアドレス信号
がシステムバス３に送られてＰ／Ｓ変換器４がイネーブ
ルされ、次にＣＰＵ１から保存用データを使用する旨の
指令がシステムバス３に送られ、Ｐ／Ｓ変換器４によっ
てシリアル信号に変換されて変換されたシリアル信号は
シリアル信号線５を介してマイクロコンピュータ７に送
られる。
マイクロコンピュータ７は保存用データを使用する旨の
指令を受信すると、ステップ５１２で使用指令か否かを
判断する。 使用指令であればステップＳ１３に進み、
ステップＳ１３で演算制御部１５はＲＡＭ１６の未使用
領域１８に記憶されている保存用データの読み出しが可
能か否かを判断する。
指令を受信すると、ステップ５１２で使用指令か否かを
判断する。 使用指令であればステップＳ１３に進み、
ステップＳ１３で演算制御部１５はＲＡＭ１６の未使用
領域１８に記憶されている保存用データの読み出しが可
能か否かを判断する。
保存用データの読み出しが可能なときはステップＳ１４
に進み、ステップＳ１４で演算制御部１５はＲＡＭ１６
の未使用領域１８に記憶されている保存用データを読み
出してシリアル信号としてシリアル信号線５に送る。
送り出された保存用データのシリアル信号はＰ／Ｓ変換
器４によってパラレル信号に変換されて、システムバス
３を介してＣＰＵＩに送られて処理される。
に進み、ステップＳ１４で演算制御部１５はＲＡＭ１６
の未使用領域１８に記憶されている保存用データを読み
出してシリアル信号としてシリアル信号線５に送る。
送り出された保存用データのシリアル信号はＰ／Ｓ変換
器４によってパラレル信号に変換されて、システムバス
３を介してＣＰＵＩに送られて処理される。
ステップＳ１３においてマイクロコンピュータ７がキー
ボード８の処理中のときはステップＳ１１に進み、演算
制御部１５は待機指令を示すシリアル信号をマイクロコ
ンピュータ７からシリアル信号線５へ送り出す。 マイ
クロコンピュータ７からの待機指令を示すシリアル信号
はＰ／Ｓ変換器４によってパラレル信号に変換され、待
機指令を示すパラレル信号はシステムバス３を介してＣ
ＰＵＩに与えられる。
ボード８の処理中のときはステップＳ１１に進み、演算
制御部１５は待機指令を示すシリアル信号をマイクロコ
ンピュータ７からシリアル信号線５へ送り出す。 マイ
クロコンピュータ７からの待機指令を示すシリアル信号
はＰ／Ｓ変換器４によってパラレル信号に変換され、待
機指令を示すパラレル信号はシステムバス３を介してＣ
ＰＵＩに与えられる。
このようにマイクロコンピュータ７のＲＡＭ １６に記
憶される保存用データは、キーボード８のコード信号等
と同様にＣＰＵＩとマイクロコンピュータ７との間で送
受信を行なうことができる。
憶される保存用データは、キーボード８のコード信号等
と同様にＣＰＵＩとマイクロコンピュータ７との間で送
受信を行なうことができる。
もし情報処理装置２の電源スィッチ１０がユーザによっ
てオフにされると、電源制御回路１９からスタンバイ信
号がスタンバイ信号線２０を介してマイクロコンピュー
タ７に送られる。
てオフにされると、電源制御回路１９からスタンバイ信
号がスタンバイ信号線２０を介してマイクロコンピュー
タ７に送られる。
マイクロコンピュータ７は電源制御回路１９からスタン
バイ信号を受信すると、マイクロコンピュータ７はハイ
インピーダンスの状態となり、エラーデータが外部から
書き込まれるのを防止する。
バイ信号を受信すると、マイクロコンピュータ７はハイ
インピーダンスの状態となり、エラーデータが外部から
書き込まれるのを防止する。
マイクロコンピュータ７はバッテリー９によってバック
アップされているので、ＲＡＭＩ ６の未使用領域１８
に記憶された情報処理装置２の保存用データはバッテリ
ーバックアップされて保持される。 したがって従来用
いられていた保存用データのメモリおよびそのメモリの
アドレスを選択するデコーダを省略することができる。
アップされているので、ＲＡＭＩ ６の未使用領域１８
に記憶された情報処理装置２の保存用データはバッテリ
ーバックアップされて保持される。 したがって従来用
いられていた保存用データのメモリおよびそのメモリの
アドレスを選択するデコーダを省略することができる。
以上説明したようにキーボード８を制御するのに用いら
れているマイクロコンピュータ７内のＲＡＭ１６に情報
処理装置２の保存用データを記憶させて、マイクロコン
ピュータ７をバッテリー９でバックアップするので、保
存用データを記憶したＲＡＭ１６はバッテリー９によっ
てバックされる。 したがって従来用いていた保存用
データを記憶するメモリおよびそのデコーダを省くこと
ができる。
れているマイクロコンピュータ７内のＲＡＭ１６に情報
処理装置２の保存用データを記憶させて、マイクロコン
ピュータ７をバッテリー９でバックアップするので、保
存用データを記憶したＲＡＭ１６はバッテリー９によっ
てバックされる。 したがって従来用いていた保存用
データを記憶するメモリおよびそのデコーダを省くこと
ができる。
尚、上記実施例では機能処理部６としてキーボード８を
制御するマイクロコンビュータフに情報処理装置２の保
存用データを記憶させてバッテリーバックアップするも
のであるが、機能処理部としてこの他に、未使用領域を
有するＲＡＭと機能処理部の制御用のソフトウェアおよ
びデータ送受信およびチェックサム演算機能のソフトウ
ェアを有するＲＯＭと演算制御部とを設けて構成した他
の処理装置または制御装置たとえば、プリンタコントロ
ーラ、磁気ディスクコントローラ、ＣＲＴコントローラ
等を用いることができる。 例としてプリンタコントロ
ーラを用いる場合は、プリンタコントローラ内のＲＡＭ
の未使用領域に情報処理装置の保存用データを記憶させ
てプリンタコントローラをバッテリーバックアップする
。 同様に磁気ディスクコントローラ、ＣＲＴコントロ
ーラを機能処理部として用いれば、情報処理装置の保存
用データを磁気ディスクコントローラ、ＣＲＴコントロ
ーラ内のＲＡＭの未使用領域に記憶し、磁気ディスクコ
ントローラ、ＣＲＴコントローラをバッテリーバックア
ップする。 また、上記実施例では、情報処理装置２へ
の電源供給としてバッテリー９を用いたが、交流電源を
直流に整流したものを電源供給として用いることもでき
る。
制御するマイクロコンビュータフに情報処理装置２の保
存用データを記憶させてバッテリーバックアップするも
のであるが、機能処理部としてこの他に、未使用領域を
有するＲＡＭと機能処理部の制御用のソフトウェアおよ
びデータ送受信およびチェックサム演算機能のソフトウ
ェアを有するＲＯＭと演算制御部とを設けて構成した他
の処理装置または制御装置たとえば、プリンタコントロ
ーラ、磁気ディスクコントローラ、ＣＲＴコントローラ
等を用いることができる。 例としてプリンタコントロ
ーラを用いる場合は、プリンタコントローラ内のＲＡＭ
の未使用領域に情報処理装置の保存用データを記憶させ
てプリンタコントローラをバッテリーバックアップする
。 同様に磁気ディスクコントローラ、ＣＲＴコントロ
ーラを機能処理部として用いれば、情報処理装置の保存
用データを磁気ディスクコントローラ、ＣＲＴコントロ
ーラ内のＲＡＭの未使用領域に記憶し、磁気ディスクコ
ントローラ、ＣＲＴコントローラをバッテリーバックア
ップする。 また、上記実施例では、情報処理装置２へ
の電源供給としてバッテリー９を用いたが、交流電源を
直流に整流したものを電源供給として用いることもでき
る。
（発明の効果）
この発明によれば、従来必要であった情報処理装置の保
存用データのデータ保存用のメモリおよびそのデコーダ
を廃止することができるので、これらのＩＣの占める領
域分だけ基盤を小さくできるか、またはその領域に他の
機能のＬＳＩ等を設けて高機能化を図ることができる。
存用データのデータ保存用のメモリおよびそのデコーダ
を廃止することができるので、これらのＩＣの占める領
域分だけ基盤を小さくできるか、またはその領域に他の
機能のＬＳＩ等を設けて高機能化を図ることができる。
図面はこの発明の一実施例を示すもので第１図は本発明
による情報処理装置の保存用データのド制御用のソフト
ウェアを示すフローチャート、第４図はＲＯＭに記憶さ
れているデータの送受信およびチェックサム演算機能の
ソフトウェアを示すフローチャートである。 １・・・ＣＰＵ、２・・・情報処理装置、６・・・機能
処理部、１４・・・ＲＯＭ、１５・・・ＡＬＵ、１６・
・・ＲＡＭ、１７・・・ワーク領域、１８・・・未使用
領域。
による情報処理装置の保存用データのド制御用のソフト
ウェアを示すフローチャート、第４図はＲＯＭに記憶さ
れているデータの送受信およびチェックサム演算機能の
ソフトウェアを示すフローチャートである。 １・・・ＣＰＵ、２・・・情報処理装置、６・・・機能
処理部、１４・・・ＲＯＭ、１５・・・ＡＬＵ、１６・
・・ＲＡＭ、１７・・・ワーク領域、１８・・・未使用
領域。
Claims (4)
- （１）情報処理装置の構成部分であって、且つバッテリ
ーでバックアップされており、ワーク領域と未使用領域
を含むＲＡＭ有する機能処理手段と、前記ＲＡＭの未使
用領域に前記情報処理装置の保存用データを記憶する手
段とを 有することを特徴とする情報処理装置の保存用データの
バックアップ装置。 - （２）前記機能処理手段は前記ＲＡＭとＡＬＵとＲＯＭ
から成り、ＲＯＭは前記情報処理装置のＣＰＵとの通信
のためのソフトウェアを有することを特徴とする特許請
求の範囲第１項記載の情報処理装置の保存用データのバ
ックアップ装置。 - （３）前記ＲＯＭは前記ＲＡＭの未使用領域に保存用デ
ータが正しく記憶されているか否かをチェックするチェ
ックサム機能のソフトウェアを含むことを特徴とする特
許請求の範囲第２項記載の情報処理装置の保存用データ
のバックアップ装置。 - （４）前記機能処理手段はキーボード制御用マイクロコ
ンピュータであることを特徴とする特許請求の範囲第２
項記載の情報処理装置の保存用データのバックアップ装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150131A JPS63314659A (ja) | 1987-06-18 | 1987-06-18 | 情報処理装置の保存用デ−タのバックアップ装置 |
| EP88305542A EP0296767B1 (en) | 1987-06-18 | 1988-06-17 | Data back-up system |
| DE3851859T DE3851859T2 (de) | 1987-06-18 | 1988-06-17 | Datenreservesystem. |
| KR1019880007293A KR920007508B1 (ko) | 1987-06-18 | 1988-06-17 | 정보처리장치의 보존용 데이타의 백업장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150131A JPS63314659A (ja) | 1987-06-18 | 1987-06-18 | 情報処理装置の保存用デ−タのバックアップ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63314659A true JPS63314659A (ja) | 1988-12-22 |
Family
ID=15490158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62150131A Pending JPS63314659A (ja) | 1987-06-18 | 1987-06-18 | 情報処理装置の保存用デ−タのバックアップ装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0296767B1 (ja) |
| JP (1) | JPS63314659A (ja) |
| KR (1) | KR920007508B1 (ja) |
| DE (1) | DE3851859T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100449693B1 (ko) * | 1997-01-29 | 2004-10-14 | 삼성전자주식회사 | Cpu내의쓰기버퍼데이터보존장치및그방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1549475A1 (de) * | 1967-08-04 | 1971-02-04 | Ibm Deutschland | Informationsschutzeinrichtung in elektronischen Datenverarbeitungsanlagen |
| US4323987A (en) * | 1980-03-28 | 1982-04-06 | Pitney Bowes Inc. | Power failure memory support system |
| US4618953A (en) * | 1984-05-01 | 1986-10-21 | Pitney Bowes Inc. | Watchdog circuit |
| AU5449986A (en) * | 1985-03-25 | 1986-10-02 | Westinghouse Electric Corporation | Mass data recorder with dual memory system |
-
1987
- 1987-06-18 JP JP62150131A patent/JPS63314659A/ja active Pending
-
1988
- 1988-06-17 DE DE3851859T patent/DE3851859T2/de not_active Expired - Fee Related
- 1988-06-17 EP EP88305542A patent/EP0296767B1/en not_active Expired - Lifetime
- 1988-06-17 KR KR1019880007293A patent/KR920007508B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3851859D1 (de) | 1994-11-24 |
| EP0296767A2 (en) | 1988-12-28 |
| KR890000969A (ko) | 1989-03-17 |
| DE3851859T2 (de) | 1995-02-23 |
| EP0296767B1 (en) | 1994-10-19 |
| EP0296767A3 (en) | 1990-05-16 |
| KR920007508B1 (ko) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0349726B1 (en) | Integrated-circuit card with a low power consumption mode | |
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| US7051144B2 (en) | Portable computer system and control method for reducing power consumption therein | |
| JP2000148310A (ja) | 携帯用情報機器の選択型電源供給システム | |
| US6055642A (en) | Single chip clock control circuit operating independently of CPU control | |
| JPH0588793A (ja) | 拡張システム | |
| US5355507A (en) | Computer system for arbitrating the operation of a built-in modem and external SIO circuit | |
| KR920007508B1 (ko) | 정보처리장치의 보존용 데이타의 백업장치 | |
| JPH04290109A (ja) | 情報処理装置 | |
| KR920001961B1 (ko) | 컴퓨터 시스템에서의 키보드 선택 방법 및 장치 | |
| JPH05189100A (ja) | 情報処理装置 | |
| JPH10289039A (ja) | モジュールおよびモジュールにおける電力供給方法 | |
| JP4485113B2 (ja) | 小型カード用ｐｃアダプタ | |
| JP2001022480A (ja) | 情報処理装置 | |
| JPH0566858A (ja) | 機能拡張装置 | |
| JP3353877B2 (ja) | メモリ装置 | |
| JP4057360B2 (ja) | 多機能ｉｃカード及びその制御方法 | |
| JP4860811B2 (ja) | マイクロコンピュータ | |
| JPH10187286A (ja) | 情報機器 | |
| JP3178071B2 (ja) | 電子機器 | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPH1084677A (ja) | 多機能出力を備えた無停電電源装置 | |
| JPH0273444A (ja) | コンピュータ装置 | |
| JPH0293821A (ja) | スキャナプリンタ付きパーソナルコンピュータ | |
| JPH0527867A (ja) | 情報処理装置 |