JPS63319255A - セラミツク及びこれを用いた回路基体と電子回路基体 - Google Patents
セラミツク及びこれを用いた回路基体と電子回路基体Info
- Publication number
- JPS63319255A JPS63319255A JP62153013A JP15301387A JPS63319255A JP S63319255 A JPS63319255 A JP S63319255A JP 62153013 A JP62153013 A JP 62153013A JP 15301387 A JP15301387 A JP 15301387A JP S63319255 A JPS63319255 A JP S63319255A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- mol
- dielectric
- region
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
- C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
- C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
- C04B35/47—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on strontium titanates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Inorganic Insulating Materials (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は誘電体磁器基体等の電子材料として利用するこ
とのてきるセラミック及びこのセラミックを用いた回路
基体と電子回路基体に関する。
とのてきるセラミック及びこのセラミックを用いた回路
基体と電子回路基体に関する。
従来、電子回路基体は、導体回路のみ、導体回路と抵抗
、もしくは導体回路と抵抗と限られた範囲のコンデンサ
ーを具備して構成され、その他の機能部分は、素子とし
て分離して基体に装着されていた。
、もしくは導体回路と抵抗と限られた範囲のコンデンサ
ーを具備して構成され、その他の機能部分は、素子とし
て分離して基体に装着されていた。
即ち、例えは、従来の磁器基板に於いては、導体と抵抗
体の内蔵基板か中心であり、コンデンサーはデツプ部品
等として半田付けにより装着されていた。この為、電子
回路の小型化には限界かあった。第１１図にその１例を
示す。１１１は磁器基板、１１２は導体回路、１１３は
抵抗体、１１４はデツプコンデンサーである。
体の内蔵基板か中心であり、コンデンサーはデツプ部品
等として半田付けにより装着されていた。この為、電子
回路の小型化には限界かあった。第１１図にその１例を
示す。１１１は磁器基板、１１２は導体回路、１１３は
抵抗体、１１４はデツプコンデンサーである。
近年、同一の磁器基板内で誘電率を変化させる事により
、基板内に複数個のコンデンサーを内蔵させようとする
試みかなされている。
、基板内に複数個のコンデンサーを内蔵させようとする
試みかなされている。
しかしなから、従来、同一基板内に異なった誘電体部分
を形成する方法か非常に難しく、例えは積層セラミック
コンデンサーを作製する場合の煩ＰＩＥさを考えれは自
明である様に、複数個のコンデンサーを内蔵する基板は
、未だ実現乃至実用化されていないのが現状である。又
、高話電率の部分を限られた構造スペースのなかで動作
上方いに影響を及ぼし合わない程度に素子機能部分とし
て十分に分離された状態にすることも、重要な技術的課
題となっていた。
を形成する方法か非常に難しく、例えは積層セラミック
コンデンサーを作製する場合の煩ＰＩＥさを考えれは自
明である様に、複数個のコンデンサーを内蔵する基板は
、未だ実現乃至実用化されていないのが現状である。又
、高話電率の部分を限られた構造スペースのなかで動作
上方いに影響を及ぼし合わない程度に素子機能部分とし
て十分に分離された状態にすることも、重要な技術的課
題となっていた。
更に、この様な電子部品乃至は回路基体にまつわる機能
部分の分離内蔵の問題点は、誘電体磁器に限らず、セラ
ミック内に２つ以上の同種又は異種の機能部分を形成し
ようとする場合に、普く顕現されていた。
部分の分離内蔵の問題点は、誘電体磁器に限らず、セラ
ミック内に２つ以上の同種又は異種の機能部分を形成し
ようとする場合に、普く顕現されていた。
本発明の第１の目的は、複数の機能部分を十分に分離さ
れた状態で画成して内蔵し得るセラミックを提供するこ
とにある。
れた状態で画成して内蔵し得るセラミックを提供するこ
とにある。
本発明の第２の目的は、前述した様に複数の機能部分を
十分に分離された状態て画成して内蔵し得るセラミック
によって構成されることにより、互いに素子機能部分と
して十分に分離された状態て複数の電子部品構成単位を
内蔵し得る回路基体並びに電子回路基体を提供すること
にある。
十分に分離された状態て画成して内蔵し得るセラミック
によって構成されることにより、互いに素子機能部分と
して十分に分離された状態て複数の電子部品構成単位を
内蔵し得る回路基体並びに電子回路基体を提供すること
にある。
上記第１の目的は、ＴｉＯ２４９，５０〜５４．００モ
ル％及びＳｒＯ５０，’５０〜４６゜００モル％から成
る主成分１００モル部に対し、ＭｎＯ２０，５０〜５．
３０モル部及びＹ２Ｏ３００２〜０．４０モル部が含有
されている半導体磁器の結晶粒界に絶縁層を有する誘電
体磁器から成る第１の領域と、該第１の領域の組成に、
前記主成分１００モル部に対して０．４０〜５．００モ
ル部のＡｌ２Ｏ３が更に含有された組成を有する誘電体
磁器から成る第２の領域と、を具備することを特徴とす
るセラミックによって達成される。
ル％及びＳｒＯ５０，’５０〜４６゜００モル％から成
る主成分１００モル部に対し、ＭｎＯ２０，５０〜５．
３０モル部及びＹ２Ｏ３００２〜０．４０モル部が含有
されている半導体磁器の結晶粒界に絶縁層を有する誘電
体磁器から成る第１の領域と、該第１の領域の組成に、
前記主成分１００モル部に対して０．４０〜５．００モ
ル部のＡｌ２Ｏ３が更に含有された組成を有する誘電体
磁器から成る第２の領域と、を具備することを特徴とす
るセラミックによって達成される。
上記第２の目的は、ＴｉＯ２４９，５０〜５４００モル
％及びＳｒＯ５０，５０〜４６００モル％から成る主成
分１００モル部に対し、ＭｎＯ２０，５０〜５．３０モ
ル部及びＹ２Ｏ３０，０２〜０．４０モル部が含有され
ている半導体磁器の結晶粒界に絶縁層を有する誘電体磁
器から成る第１の領域と、該第１の領域の組成に、前記
主成分１００モル部に対して０．４０〜５．００モル部
のＡｌ２Ｏ３が更に含有された組成を有する誘電体磁器
から成る第２の領域と、を具備したセラミックの内部乃
至は周囲に電極を有していることを特徴とする回路基体
、並びに、Ｔｉ０２４９．５０〜５４．００モル％及び
５ｒＯ５０，５０〜４６．００モル％から成る主成分１
００モル部に対し、ＭｎＯ２０，５０〜５．３０モル部
及びＹ２Ｏ３０，０２〜０４０モル部が含有されている
半導体磁器の結晶粒界に絶縁層を有する誘電体磁器から
成る第１の領域と、該第１の領域の組成に、前記主成分
１００モル部に対して０．４０〜５００モル部のＡ１２
ｏ３が更に含有された組成を有する誘電体磁器から成る
第２の領域と、を具備したセラミックの内部乃至は周囲
に電極を有し、前記セラミック上に電子回路部品が装着
されていることを特徴とする電子回路基体によって達成
される。
％及びＳｒＯ５０，５０〜４６００モル％から成る主成
分１００モル部に対し、ＭｎＯ２０，５０〜５．３０モ
ル部及びＹ２Ｏ３０，０２〜０．４０モル部が含有され
ている半導体磁器の結晶粒界に絶縁層を有する誘電体磁
器から成る第１の領域と、該第１の領域の組成に、前記
主成分１００モル部に対して０．４０〜５．００モル部
のＡｌ２Ｏ３が更に含有された組成を有する誘電体磁器
から成る第２の領域と、を具備したセラミックの内部乃
至は周囲に電極を有していることを特徴とする回路基体
、並びに、Ｔｉ０２４９．５０〜５４．００モル％及び
５ｒＯ５０，５０〜４６．００モル％から成る主成分１
００モル部に対し、ＭｎＯ２０，５０〜５．３０モル部
及びＹ２Ｏ３０，０２〜０４０モル部が含有されている
半導体磁器の結晶粒界に絶縁層を有する誘電体磁器から
成る第１の領域と、該第１の領域の組成に、前記主成分
１００モル部に対して０．４０〜５００モル部のＡ１２
ｏ３が更に含有された組成を有する誘電体磁器から成る
第２の領域と、を具備したセラミックの内部乃至は周囲
に電極を有し、前記セラミック上に電子回路部品が装着
されていることを特徴とする電子回路基体によって達成
される。
本発明のセラミックを、例えは電子材料セラミックとし
て利用する場合、本発明のセラミック内に形成し得る前
記機能部分として、例えばコンデンサーを構成する誘電
体、或いは導体、半導体、抵抗体、絶縁体、ダイオード
、トランジスター等の電子部品構成単位を例示すること
かできる。本発明に於いてこれらの機能部分は、前記第
１の領域又は第２の領域に於いて形成可能であり、又、
これらの領域の組み合せ、これらの領域とこれらの領域
以外の領域の組合せ、或いはこれらの領域以外の領域に
於いても形成可能である。
て利用する場合、本発明のセラミック内に形成し得る前
記機能部分として、例えばコンデンサーを構成する誘電
体、或いは導体、半導体、抵抗体、絶縁体、ダイオード
、トランジスター等の電子部品構成単位を例示すること
かできる。本発明に於いてこれらの機能部分は、前記第
１の領域又は第２の領域に於いて形成可能であり、又、
これらの領域の組み合せ、これらの領域とこれらの領域
以外の領域の組合せ、或いはこれらの領域以外の領域に
於いても形成可能である。
又、例えは、前記第２の領域を介在させて２つ以上の前
記第１の領域を分離して配置したり、或いはその逆に前
記第１の領域を介在させて２つ以上の前記第２の領域を
分離して配置したりすれは、前記第１の領域或いは第２
の領域により構成される２つ以上の機能部分を十分に分
離された状態で形成することができる。又、第１の領域
と第２の領域を共に機能部分として使用することもてぎ
る。
記第１の領域を分離して配置したり、或いはその逆に前
記第１の領域を介在させて２つ以上の前記第２の領域を
分離して配置したりすれは、前記第１の領域或いは第２
の領域により構成される２つ以上の機能部分を十分に分
離された状態で形成することができる。又、第１の領域
と第２の領域を共に機能部分として使用することもてぎ
る。
本発明のセラミックの１例として、板状の誘電体磁器基
体について、前記第一の領域及び第２の領域の形状例を
第１図乃至第３図に示す。なお、ここで第１の領域によ
り機能部分が構成されているものとする。第１図乃至第
３図の例に於いて、１は板状誘電体磁器基体、Ａは第１
の領域、Ｂは第２の領域である。
体について、前記第一の領域及び第２の領域の形状例を
第１図乃至第３図に示す。なお、ここで第１の領域によ
り機能部分が構成されているものとする。第１図乃至第
３図の例に於いて、１は板状誘電体磁器基体、Ａは第１
の領域、Ｂは第２の領域である。
第１図に於いては、板状誘電体磁器基体１の両生面に到
達する断面矩形の第２の領域Ｂか設けられ、この領域Ｂ
を挟んで、２つの互いに分離された第１の領域Ａ、Ａが
設けられている。
達する断面矩形の第２の領域Ｂか設けられ、この領域Ｂ
を挟んで、２つの互いに分離された第１の領域Ａ、Ａが
設けられている。
第２図の例では、磁器１の両手面の夫々の表層部分に断
面矩形の第２の領域Ｂ、Ｂが設りられ、これらの領域Ｂ
、Ｂを挟んで、２つの互いに分離された第１の領域Ａ、
Ａが設けられている。
面矩形の第２の領域Ｂ、Ｂが設りられ、これらの領域Ｂ
、Ｂを挟んで、２つの互いに分離された第１の領域Ａ、
Ａが設けられている。
第３図の例ては、磁器１の一方の主面の表層部分に断面
矩形の第２の領域Ｂが設けられ、この領域Ｂを挟んで、
２つの互いに分離された第１の領域Ａ、Ａが設けられて
いる。
矩形の第２の領域Ｂが設けられ、この領域Ｂを挟んで、
２つの互いに分離された第１の領域Ａ、Ａが設けられて
いる。
なお、第１図乃至第３図の例では、第２の領域Ｂを１つ
又は２つ設けているが、これに限定されず、所望する機
能部分（第１の領域）の数に応じて決めることができ、
３つ以上の領域を設けてもよいことは、言うまでもない
。
又は２つ設けているが、これに限定されず、所望する機
能部分（第１の領域）の数に応じて決めることができ、
３つ以上の領域を設けてもよいことは、言うまでもない
。
前記第１の領域を、コンデンサーを構成するための誘電
体の領域とする場合、第１の誘電体磁器は、高話電率で
あることが必要であるが、これと併せて誘電損失や容量
の温度変化率等誘電体自体やコンデンサーを構成した場
合の特性が実用上好ましいものであることか望まれる。
体の領域とする場合、第１の誘電体磁器は、高話電率で
あることが必要であるが、これと併せて誘電損失や容量
の温度変化率等誘電体自体やコンデンサーを構成した場
合の特性が実用上好ましいものであることか望まれる。
この場合、第１の誘電体磁器の誘電率としては、３５．
０００以上であるこ、とが好ましい。これによって、セ
ラミックの形状的な条件を入れても、コンデンサー容量
として０．０４７μＦ程度まで形成し得ることになり、
例えばビデオ回路等に応用した場合、汎用されているセ
ラミックチップコンデンサーのうちの約半数の種類のコ
ンデンサーをセラミック内に形成し得ることになる。
０００以上であるこ、とが好ましい。これによって、セ
ラミックの形状的な条件を入れても、コンデンサー容量
として０．０４７μＦ程度まで形成し得ることになり、
例えばビデオ回路等に応用した場合、汎用されているセ
ラミックチップコンデンサーのうちの約半数の種類のコ
ンデンサーをセラミック内に形成し得ることになる。
又、この様に第１の領域を高誘電体領域として利用する
場合、第１の誘電体磁器の誘電率が第２の誘電体磁器の
誘電率の１０倍以上とされていることか好ましい。これ
は、機能部分相互の影響をなくすために要望される性能
であり、誘電率に１０倍以上の差をつければ回路の小型
化の点て非常に有利となるためである。
場合、第１の誘電体磁器の誘電率が第２の誘電体磁器の
誘電率の１０倍以上とされていることか好ましい。これ
は、機能部分相互の影響をなくすために要望される性能
であり、誘電率に１０倍以上の差をつければ回路の小型
化の点て非常に有利となるためである。
前記第１の領域を高話電体領域とする場合、第１の領域
を構成する磁器としては、第一に高い誘電率を有し、第
二にｔａｎδ、温度特性等の性能が良好な組成が好まし
い。これらを満足するものとして結晶粒界を絶縁した半
導体磁器が知られている。
を構成する磁器としては、第一に高い誘電率を有し、第
二にｔａｎδ、温度特性等の性能が良好な組成が好まし
い。これらを満足するものとして結晶粒界を絶縁した半
導体磁器が知られている。
近年、この種の半導体磁器としては、チタン酸、ストロ
ンチウムを主成分とするものが多用されている。
ンチウムを主成分とするものが多用されている。
ここて、Ｔｉｅ２４９．５０〜５４．００モル％及びＳ
ｒＯ５０，５０〜４６．００モル％からなる主成分１０
０モル部に対し、Ｍｎ０２０．５〜５．３モル部、Ｙ２
Ｏ３０，０２〜０゜４０モル部を添加してなる半導体磁
器の結晶粒界をＢｉ２Ｏ３等で絶縁したものは、 （１）誘電率＝３５０００〜１４００００（２）ｔａｎ
δ≦２％ （３）誘電率の温度変化が一２５℃〜＋８５℃の範囲で
±１５％以内 と良好な誘電特性を有している。
ｒＯ５０，５０〜４６．００モル％からなる主成分１０
０モル部に対し、Ｍｎ０２０．５〜５．３モル部、Ｙ２
Ｏ３０，０２〜０゜４０モル部を添加してなる半導体磁
器の結晶粒界をＢｉ２Ｏ３等で絶縁したものは、 （１）誘電率＝３５０００〜１４００００（２）ｔａｎ
δ≦２％ （３）誘電率の温度変化が一２５℃〜＋８５℃の範囲で
±１５％以内 と良好な誘電特性を有している。
この半導体磁器に於いて主成分であるＴｉＯ２とＳｒＯ
は、固溶体等の複合酸化物、ＴｉＯ２、ＳｒＯ夫々の単
独酸化物、或いはこれらの混合物として組成物中に存在
し得る。組成物中に於けるＴｉＯ２とＳｒＯの量比を、
ＴｉＯ２４９，５０〜５４００モル％に対しＳｒＯ５０
，５０〜４６．００モル％としたのは、ＴｉＯ２の量が
多くなると、即ちＳｒＯの量が少なくなると、所望する
誘電体磁器の誘電率が低下し、誘電損失と誘電率の温度
変化が大きくなり、しかも磁器の絶縁抵抗が減少する。
は、固溶体等の複合酸化物、ＴｉＯ２、ＳｒＯ夫々の単
独酸化物、或いはこれらの混合物として組成物中に存在
し得る。組成物中に於けるＴｉＯ２とＳｒＯの量比を、
ＴｉＯ２４９，５０〜５４００モル％に対しＳｒＯ５０
，５０〜４６．００モル％としたのは、ＴｉＯ２の量が
多くなると、即ちＳｒＯの量が少なくなると、所望する
誘電体磁器の誘電率が低下し、誘電損失と誘電率の温度
変化が大きくなり、しかも磁器の絶縁抵抗が減少する。
Ｔｉｅ、の量が少なくなると、即ちＳｒＯの量が多くな
ると、所望する誘電体Ｅｌ器の誘電率が低下し、誘電率
の温度変化が大きくなる。本発明組成物中に於けるＴｉ
Ｏ２とＳｒＯの量比は、これらの誘電率、誘電損失、８
秀電率の温度変化、磁器の絶縁抵抗、半導体化能といっ
た所望特性をバランス良く最適に発現させるために決定
される。
ると、所望する誘電体Ｅｌ器の誘電率が低下し、誘電率
の温度変化が大きくなる。本発明組成物中に於けるＴｉ
Ｏ２とＳｒＯの量比は、これらの誘電率、誘電損失、８
秀電率の温度変化、磁器の絶縁抵抗、半導体化能といっ
た所望特性をバランス良く最適に発現させるために決定
される。
本発明のセラミックに於いてＭｎＯ２は磁器を形成する
ための焼結助剤の役割を有するものであり、その使用量
を前記Ｔｉｅ２及びＳｒＯから成る主成分１００モル部
に対して０５０モル部以上に限定したのは、ＭｎＯ２が
０．５０モル部未満であると所望する誘電体磁器の誘電
率が低下すると共に誘電率の温度変化が大きくなるから
である。前記ＴｉＯ２及びＳｒＯから成る主成分１００
モル部に対して５３モル部以下に限定したのは、ＭｎＯ
２が５．３モル部を越えると誘電損失の増加が顕著とな
るためである。
ための焼結助剤の役割を有するものであり、その使用量
を前記Ｔｉｅ２及びＳｒＯから成る主成分１００モル部
に対して０５０モル部以上に限定したのは、ＭｎＯ２が
０．５０モル部未満であると所望する誘電体磁器の誘電
率が低下すると共に誘電率の温度変化が大きくなるから
である。前記ＴｉＯ２及びＳｒＯから成る主成分１００
モル部に対して５３モル部以下に限定したのは、ＭｎＯ
２が５．３モル部を越えると誘電損失の増加が顕著とな
るためである。
次に、本発明のセラミックに於いてＹ２Ｏ３は磁器の半
導体化に効果を有するものであり、その使用量を前記Ｔ
ｉＯ２及びＳｒＯから成る主成分１００モル部に対して
０．０２モル部以上に限定したのは、Ｙ２Ｏ３が０．０
２モル部未満であると磁器の半導体化が不十分となり、
誘電率が低下するためである。前記Ｔ１ｏ２及びＳｒＯ
から成る主成分１００モル部に対して０４モル部以下に
限定したのは、Ｙ２Ｏ３が０４モル部を越えると誘電率
が低下し、誘電損失が大きくなるためである。
導体化に効果を有するものであり、その使用量を前記Ｔ
ｉＯ２及びＳｒＯから成る主成分１００モル部に対して
０．０２モル部以上に限定したのは、Ｙ２Ｏ３が０．０
２モル部未満であると磁器の半導体化が不十分となり、
誘電率が低下するためである。前記Ｔ１ｏ２及びＳｒＯ
から成る主成分１００モル部に対して０４モル部以下に
限定したのは、Ｙ２Ｏ３が０４モル部を越えると誘電率
が低下し、誘電損失が大きくなるためである。
本発明の特徴の１つは、第２の領域を構成する第２の誘
電体磁器をＡｇ２Ｏ３の存在により第１の領域とは誘電
率の異なる磁器とすることにある。
電体磁器をＡｇ２Ｏ３の存在により第１の領域とは誘電
率の異なる磁器とすることにある。
第１及び第２の誘電体磁器を一体の構造物としてのセラ
ミック中に存在させるためには、その界面に於いて反応
性を有することが必要であると共に、逆に接合部で変形
したり、強度分布が大幅に変化したり、応力が内包され
たりしない様反応性を余り大きくしない様にすることが
望ましい。
ミック中に存在させるためには、その界面に於いて反応
性を有することが必要であると共に、逆に接合部で変形
したり、強度分布が大幅に変化したり、応力が内包され
たりしない様反応性を余り大きくしない様にすることが
望ましい。
本発明は磁器の電気的特性がＡｇ２Ｏ３の存在によって
大幅に変り得るという性質を利用したものであり、これ
によってセラミック内に於ける機能部分の分離を可能な
らしめた。たとえば後記参考例に於いても詳しく述へら
れているように、Ａｊ２２０３の添加量を微量変化させ
た場合に於いて、誘電率は数百から数万のオーダーの間
で極めて著しく変化することが確認された。従って、磁
器の組成を大幅に変えることなしに誘電率の異なる領域
を画成して同一セラミック内に内蔵させることができる
。
大幅に変り得るという性質を利用したものであり、これ
によってセラミック内に於ける機能部分の分離を可能な
らしめた。たとえば後記参考例に於いても詳しく述へら
れているように、Ａｊ２２０３の添加量を微量変化させ
た場合に於いて、誘電率は数百から数万のオーダーの間
で極めて著しく変化することが確認された。従って、磁
器の組成を大幅に変えることなしに誘電率の異なる領域
を画成して同一セラミック内に内蔵させることができる
。
本発明のセラミックを製造する方法の１例を以下に説明
する。なお、ここでは、前記第１の領域の半導体磁器を
構成する磁器形成組成物をＣ７及び前記第２の領域を構
成する磁器形成組成物をＣ２とする。
する。なお、ここでは、前記第１の領域の半導体磁器を
構成する磁器形成組成物をＣ７及び前記第２の領域を構
成する磁器形成組成物をＣ２とする。
この製造例は、第６図に示される様な工程によって行う
ことかてきる。
ことかてきる。
即ち、第４図に示す金型１１に取り去る事の可能な仕切
板１２を設り、１３，１４にＣ３を充填し、１５にＣ２
を充填し仕切板を取り去る。そして加圧成形を行う。こ
こて成形体は第５図に示す。２１，２２はＣ，，２３は
Ｃ２の各粒子群で充填されている。第５図に於いて、例
えばａ＝３ｍｍ、ｂ＝２ｍｍ、ｃ＝３ｍｍ、ｄ＝１０ｍ
ｍ。
板１２を設り、１３，１４にＣ３を充填し、１５にＣ２
を充填し仕切板を取り去る。そして加圧成形を行う。こ
こて成形体は第５図に示す。２１，２２はＣ，，２３は
Ｃ２の各粒子群で充填されている。第５図に於いて、例
えばａ＝３ｍｍ、ｂ＝２ｍｍ、ｃ＝３ｍｍ、ｄ＝１０ｍ
ｍ。
ｅ（厚さ°）−０，５５ｍｍとした。この成形体を１次
焼成して半導体化し、次いて例えば、かくして得られた
半導体磁器の表面に結晶粒界への拡散成分となる添加剤
を塗布して２次焼成して半導体磁器の結晶粒界に絶縁層
を形成して誘電体磁器化する。
焼成して半導体化し、次いて例えば、かくして得られた
半導体磁器の表面に結晶粒界への拡散成分となる添加剤
を塗布して２次焼成して半導体磁器の結晶粒界に絶縁層
を形成して誘電体磁器化する。
本発明のセラミックの一形状例を第７図（ａ）（平面図
）、第７図（ｂ）（第７図（ａ）のＡ−Ａ断面図）に示
した。
）、第７図（ｂ）（第７図（ａ）のＡ−Ａ断面図）に示
した。
第７図（、ａ）、（ｂ）に示したセラミックは、板状の
誘電体磁器１の内部に複数の高誘電率の領域７１．７＋
、７１．・・・か画成されており、これらの領域か低諷
電率の領域７２，７２，７２．・・・によって互いに分
離された状態になっている。
誘電体磁器１の内部に複数の高誘電率の領域７１．７＋
、７１．・・・か画成されており、これらの領域か低諷
電率の領域７２，７２，７２．・・・によって互いに分
離された状態になっている。
次に、本発明の回路基体は、本発明のセラミックの内部
乃至は周囲に少なくとも電極を有し、且つ必要に応して
導体、抵抗体及び絶縁体等のうち少なくとも１種類の機
能部分を有していることを特徴としている。
乃至は周囲に少なくとも電極を有し、且つ必要に応して
導体、抵抗体及び絶縁体等のうち少なくとも１種類の機
能部分を有していることを特徴としている。
本発明の回路基体の構成例として、同一要素を同一符号
で表わすと、第８図に示した回路基体は、第７図（ａ）
、（ｂ）に示したセラミックの夫々の高話電率の領域の
両生面に例えば銀ペースト等の厚膜導電ペーストなどに
より構成された一対の電極群８１，８１ａ、８１，８１
ａ、８１゜８１ａ、を有している。
で表わすと、第８図に示した回路基体は、第７図（ａ）
、（ｂ）に示したセラミックの夫々の高話電率の領域の
両生面に例えば銀ペースト等の厚膜導電ペーストなどに
より構成された一対の電極群８１，８１ａ、８１，８１
ａ、８１゜８１ａ、を有している。
又、第９図に示した回路基体の例は、第８図に示した回
路基体に、更に例えはカラス等の絶縁体ペーストのスク
リーン印刷などにより必要に応じて設けられるピアホー
ル部分９１を残して形成された絶縁層９２，９２ａ、ピ
アホール９１内及び絶縁層上に印刷された導体回路部分
９３、及び抵抗体部分９４を備えている。
路基体に、更に例えはカラス等の絶縁体ペーストのスク
リーン印刷などにより必要に応じて設けられるピアホー
ル部分９１を残して形成された絶縁層９２，９２ａ、ピ
アホール９１内及び絶縁層上に印刷された導体回路部分
９３、及び抵抗体部分９４を備えている。
更に、本発明の電子回路基体は、本発明のセラミックの
内部乃至は周囲に電極を有し、且つ必要に応じて導体、
抵抗体及び絶縁体等のうち少なくとも１種類の機能部分
が存在し、且つこのセラミック上に電子回路部品が装着
されていることを特徴としている。
内部乃至は周囲に電極を有し、且つ必要に応じて導体、
抵抗体及び絶縁体等のうち少なくとも１種類の機能部分
が存在し、且つこのセラミック上に電子回路部品が装着
されていることを特徴としている。
同一要素を同一符号で表わすと、例えば第１０図に示し
た電子回路基体は、導体回路部分９３に接続されたフラ
ットパッケージＩＣｌ０Ｉ及びチップ部品１０２を装着
している。
た電子回路基体は、導体回路部分９３に接続されたフラ
ットパッケージＩＣｌ０Ｉ及びチップ部品１０２を装着
している。
以下に参考例、実施例を示して本発明を更に詳しく説明
する。
する。
第１表に示す組成比率の半導体磁器が得られるように、
Ｔ ｉ ０２ 、Ｓ ｒｏ、ＭｎＯ２，Ｙ２０３の各原
料を秤取し、湿式ボールミルで１２時間粉砕混合を行っ
た。このものを乾燥後少量のポリビニルアルコールをバ
イングーとして加え２４〜８０メツシユに造粒し油圧プ
レスによって直径２０ｍｍ、厚さ０．７ｍｍの円板に成
型した。次いて、この成形円板を大気中９５０℃で１時
間仮焼してパイングーを燃焼させた。これを室温まで冷
却後、水素１０容量％、窒素９０容量％からなる還元雰
囲気中で１４００℃で４時間焼成した。
Ｔ ｉ ０２ 、Ｓ ｒｏ、ＭｎＯ２，Ｙ２０３の各原
料を秤取し、湿式ボールミルで１２時間粉砕混合を行っ
た。このものを乾燥後少量のポリビニルアルコールをバ
イングーとして加え２４〜８０メツシユに造粒し油圧プ
レスによって直径２０ｍｍ、厚さ０．７ｍｍの円板に成
型した。次いて、この成形円板を大気中９５０℃で１時
間仮焼してパイングーを燃焼させた。これを室温まで冷
却後、水素１０容量％、窒素９０容量％からなる還元雰
囲気中で１４００℃で４時間焼成した。
こうして得られた半導体磁器に、重量比がエチルアルコ
ールＢｉ２Ｏ３又はＮａ２０＝１０ ： １となる懸ン
蜀液にドブ浸は後、１２５０℃、０５時間、酸化雰囲気
にて焼成して結晶粒界に絶縁層を形成した。
ールＢｉ２Ｏ３又はＮａ２０＝１０ ： １となる懸ン
蜀液にドブ浸は後、１２５０℃、０５時間、酸化雰囲気
にて焼成して結晶粒界に絶縁層を形成した。
かくして得られた誘電体磁器の円板（試料Ｎｏ。
１〜２５）の両面に銀ペーストを塗布し、８５０℃、３
０分焼付して電極を形成しコンデンサを作製した。
０分焼付して電極を形成しコンデンサを作製した。
こうして得られた°コンデンサーを構成する誘電体磁器
の誘電率（ε）、誘電損失（ｔａｎ δ）、絶縁抵抗
（ＩＲ）および誘電率の温度特性（２５℃を基準とする
一２５℃、＋８５℃に於ける温度変化率）を測定し、そ
の結果を第１表に示した。
の誘電率（ε）、誘電損失（ｔａｎ δ）、絶縁抵抗
（ＩＲ）および誘電率の温度特性（２５℃を基準とする
一２５℃、＋８５℃に於ける温度変化率）を測定し、そ
の結果を第１表に示した。
測定条件は２５℃、周波数１ ｋＨｚである。なお第１
表中の＊は本発明の範囲外にある試料である。
表中の＊は本発明の範囲外にある試料である。
また、この高誘電率組成（以下Ｃ１と呼ぶ）にＡｎ２０
３を添加した物合、Ａｌ１２０３の添加量の増加ととも
に磁器結晶粒径は減少し、半導体磁器の体積抵抗率は増
大し、その結果、誘電率は顕著に低下する。
３を添加した物合、Ａｌ１２０３の添加量の増加ととも
に磁器結晶粒径は減少し、半導体磁器の体積抵抗率は増
大し、その結果、誘電率は顕著に低下する。
Ａｌ１２０３の添加効果を第２表に例示する。
ｃ、に於イテ、その主成分（ＴｉＯ４９，５０〜５４．
００モル％及びＳｎＯ５０，５０〜４６．６０モル％）
１００モル部に対するＡｌ２Ｏ２の添加量が０．４０モ
ル部未満では誘電率の低下分が少なく、およそ１５モル
部の添加て誘電率は５００を下回るまでに低下する。更
に添加量を増した場合、誘電率は減少するがその傾向は
鈍く、５モル部を超えた時点からは焼結性が低下し機械
的強度（曲げ強度で代表する）が低下し好ましくない。
００モル％及びＳｎＯ５０，５０〜４６．６０モル％）
１００モル部に対するＡｌ２Ｏ２の添加量が０．４０モ
ル部未満では誘電率の低下分が少なく、およそ１５モル
部の添加て誘電率は５００を下回るまでに低下する。更
に添加量を増した場合、誘電率は減少するがその傾向は
鈍く、５モル部を超えた時点からは焼結性が低下し機械
的強度（曲げ強度で代表する）が低下し好ましくない。
従ってＡｌ１．２ｏ３の添加に際しては、５干ル部以下
で所望する誘電率が得られる量が実験より求められるが
、第１の領域の誘電率ｃ１と第２の領域の誘電率ε２と
の比率ε、／ε２が前述のように１０以上であるように
設計するには ０．４０〜５．００モル部の添加が必要
となる。
で所望する誘電率が得られる量が実験より求められるが
、第１の領域の誘電率ｃ１と第２の領域の誘電率ε２と
の比率ε、／ε２が前述のように１０以上であるように
設計するには ０．４０〜５．００モル部の添加が必要
となる。
第２表から明らかな様に、Ａｌ１２０３の添加量を変え
ることにより、誘電率が極めて大きな変化を示すことが
分かる。
ることにより、誘電率が極めて大きな変化を示すことが
分かる。
実施例１〜６
第６図に示した工程説明図に従い、第１表及び第２表に
示した参考例１〜３５の誘電体磁器形成組成物のうち、
高誘電率の組成物（Ｃ２）と低誘電率の組成物（Ｃ２）
として第３表に示した組合せを用い、第４図に示した金
型１１に仕切板１２を立て、空隙１３．１４にＣ宜、空
隙１５に０２を充填した後、参考例１〜３５と同じ条件
にて半導体化し、第１表に示されたＣ１に用いた前記粒
界絶縁剤と同じものを用い、同じ焼成条件にて粒界絶縁
層を形成し、第５図に示した様に低誘電率の領域２３を
介在して互いに離隔した２つの高誘電率の領域２１．２
２を有するセラミックを作製した。
示した参考例１〜３５の誘電体磁器形成組成物のうち、
高誘電率の組成物（Ｃ２）と低誘電率の組成物（Ｃ２）
として第３表に示した組合せを用い、第４図に示した金
型１１に仕切板１２を立て、空隙１３．１４にＣ宜、空
隙１５に０２を充填した後、参考例１〜３５と同じ条件
にて半導体化し、第１表に示されたＣ１に用いた前記粒
界絶縁剤と同じものを用い、同じ焼成条件にて粒界絶縁
層を形成し、第５図に示した様に低誘電率の領域２３を
介在して互いに離隔した２つの高誘電率の領域２１．２
２を有するセラミックを作製した。
かくして得られたセラミックの高誘電率の領域２１．２
２の両主面に参考例と同様にして電極を形成して、コン
デンサー特性を測定した。結果を第３表に示した。
２の両主面に参考例と同様にして電極を形成して、コン
デンサー特性を測定した。結果を第３表に示した。
以上から明らかな様に、本発明のセラミックによれば、
複数のコンデンサー機能部分を充分に分〔発明の効果〕 本発明のセラミックによれば、複数の機能部分を十分に
離れた状態で内蔵し得る。
複数のコンデンサー機能部分を充分に分〔発明の効果〕 本発明のセラミックによれば、複数の機能部分を十分に
離れた状態で内蔵し得る。
又、本発明の回路基体並びに電子回路基体によれば、前
述した様に複数の機能部分を充分に分離された状態で画
成して内蔵し得るセラミックによって構成されることに
より、互いに素子機能部分として充分に分離された状態
で複数の電子部品構成単位を内蔵し得る。
述した様に複数の機能部分を充分に分離された状態で画
成して内蔵し得るセラミックによって構成されることに
より、互いに素子機能部分として充分に分離された状態
で複数の電子部品構成単位を内蔵し得る。
第１図乃至第３図は、夫々本発明のセラミックに於ける
第１の領域及び第２の領域の形状例を示した模式的断面
図である。 第４図は、実施例で使用した、本発明のセラミックを製
造するための金型の模式的斜視図であり、第５図はこの
金型による成形体を原料として製造されたセラミックの
模式的斜視図であり、第６図はこのセラミックの製造の
工程説明図である。 第７図（ａ）は、本発明のセラミックの構成例を示した
平面図、第７図（ｂ）は第７図（ａ）中Ａ−Ａ断面図で
ある。 第８図及び第９図は、夫々本発明の回路基体の構成例を
示した模式的断面図であり、第１０図は本発明の電子回
路基体の構成例を示した模式的断面図である。 第１１図は従来の磁器基板の模式的断面図である。 Ａ −−−−−−−−−−−−−−−−−−−−−一第
１の領域、Ｂ −−−−−−−−−−−−−−−−−−
−−−一第２の領域、７１、７１．７１ −−−−−−
−一高誘電率部分、７２．７２．７２−−−一−−−−
低誘電率部分、８１ 、 ８１ ａ −−−−−−−
−−−−一電極、９１ −一−−−−−−−−−−−−
−−−−−−ピアホール、９２−−−−−一−−−−−
−−−−−−−−−絶縁体、９３ −−−−−−−−−
−−−−−一−−−−−導体回路、９４ −−−−−−
−−−−−−−−−−−−−一抵抗体、１０１ −−−
一−−−−−フラットパッケージＩＣ。 １０２−−−−−−−−−−−−一−−−−−チップ部
品。 第３図
第１の領域及び第２の領域の形状例を示した模式的断面
図である。 第４図は、実施例で使用した、本発明のセラミックを製
造するための金型の模式的斜視図であり、第５図はこの
金型による成形体を原料として製造されたセラミックの
模式的斜視図であり、第６図はこのセラミックの製造の
工程説明図である。 第７図（ａ）は、本発明のセラミックの構成例を示した
平面図、第７図（ｂ）は第７図（ａ）中Ａ−Ａ断面図で
ある。 第８図及び第９図は、夫々本発明の回路基体の構成例を
示した模式的断面図であり、第１０図は本発明の電子回
路基体の構成例を示した模式的断面図である。 第１１図は従来の磁器基板の模式的断面図である。 Ａ −−−−−−−−−−−−−−−−−−−−−一第
１の領域、Ｂ −−−−−−−−−−−−−−−−−−
−−−一第２の領域、７１、７１．７１ −−−−−−
−一高誘電率部分、７２．７２．７２−−−一−−−−
低誘電率部分、８１ 、 ８１ ａ −−−−−−−
−−−−一電極、９１ −一−−−−−−−−−−−−
−−−−−−ピアホール、９２−−−−−一−−−−−
−−−−−−−−−絶縁体、９３ −−−−−−−−−
−−−−−一−−−−−導体回路、９４ −−−−−−
−−−−−−−−−−−−−一抵抗体、１０１ −−−
一−−−−−フラットパッケージＩＣ。 １０２−−−−−−−−−−−−一−−−−−チップ部
品。 第３図
Claims (6)
- （１）ＴｉＯ＿２４９．５０〜５４．００モル％及びＳ
ｒＯ５０．５０〜４６．００モル％から成る主成分１０
０モル部に対し、ＭｎＯ＿２０．５０〜５．３０モル部
及びＹ＿２Ｏ＿３０．０２〜０．４０モル部が含有され
ている半導体磁器の結晶粒界に絶縁層を有する誘電体磁
器から成る第１の領域と、該第１の領域の組成に、前記
主成分１００モル部に対して０．４０〜５．００モル部
のＡｌ＿２Ｏ＿３が更に含有された組成を有する誘電体
磁器から成る第２の領域と、を具備することを特徴とす
るセラミック。 - （２）前記第１の領域の誘電体磁器の誘電率が前記第２
の領域の誘電体磁器の誘電率の１０倍以上である、特許
請求の範囲第（１）項に記載のセラミック。 - （３）ＴｉＯ＿２４９．５０〜５４．００モル％及びＳ
ｒＯ５０．５０〜４６．００モル％から成る主成分１０
０モル部に対し、ＭｎＯ＿２０．５０〜５．３０モル部
及びＹ＿２Ｏ＿３０．０２〜０．４０モル部が含有され
ている半導体磁器の結晶粒界に絶縁層を有する誘電体磁
器から成る第１の領域と、該第１の領域の組成に、前記
主成分１００モル部に対して０．４０〜５．００モル部
のＡｌ＿２Ｏ＿３が更に含有された組成を有する誘電体
磁器から成る第２の領域と、を具備したセラミックの内
部乃至は周囲に電極を有していることを特徴とする回路
基体。 - （４）前記第１の領域の誘電体磁器の誘電率が前記第２
の領域の誘電体磁器の誘電率の１０倍以上である、特許
請求の範囲第（３）項に記載の回路基体。 - （５）ＴｉＯ＿２４９．５０〜５４．００モル％及びＳ
ｒＯ５０．５０〜４６．００モル％から成る主成分１０
０モル部に対し、ＭｎＯ＿２０．５０〜５．３０モル部
及びＹ＿２Ｏ＿３０．０２〜０．４０モル部が含有され
ている半導体磁器の結晶粒界に絶縁層を有する誘電体磁
器から成る第１の領域と、該第１の領域の組成に、前記
主成分１００モル部に対して０．４０〜５．００モル部
のＡｌ＿２Ｏ＿３が更に含有された組成を有する誘電体
磁器から成る第２の領域と、を具備したセラミックの内
部乃至は周囲に電極を有し、前記セラミック上に電子回
路部品が装着されていることを特徴とする電子回路基体
。 - （６）前記第１の領域の誘電体磁器の誘電率が前記第２
の領域の誘電体磁器の誘電率の１０倍以上である、特許
請求の範囲第（５）項に記載の電子回路基体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62153013A JP2608288B2 (ja) | 1987-06-19 | 1987-06-19 | セラミツク及びこれを用いた回路基体と電子回路基体 |
| US07/207,201 US4942079A (en) | 1987-06-19 | 1988-06-16 | Ceramic and circuit substrate and electronic circuit substrate by use thereof |
| US07/513,430 US5041327A (en) | 1987-06-19 | 1990-04-25 | Ceramic and circuit substrate and electronic circuit substrate by use thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62153013A JP2608288B2 (ja) | 1987-06-19 | 1987-06-19 | セラミツク及びこれを用いた回路基体と電子回路基体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63319255A true JPS63319255A (ja) | 1988-12-27 |
| JP2608288B2 JP2608288B2 (ja) | 1997-05-07 |
Family
ID=15553050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62153013A Expired - Fee Related JP2608288B2 (ja) | 1987-06-19 | 1987-06-19 | セラミツク及びこれを用いた回路基体と電子回路基体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4942079A (ja) |
| JP (1) | JP2608288B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315485A (en) * | 1992-09-29 | 1994-05-24 | Mcnc | Variable size capture pads for multilayer ceramic substrates and connectors therefor |
| US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
| US6143432A (en) * | 1998-01-09 | 2000-11-07 | L. Pierre deRochemont | Ceramic composites with improved interfacial properties and methods to make such composites |
| US6323549B1 (en) | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
| US6608760B2 (en) | 1998-05-04 | 2003-08-19 | Tpl, Inc. | Dielectric material including particulate filler |
| US6616794B2 (en) | 1998-05-04 | 2003-09-09 | Tpl, Inc. | Integral capacitance for printed circuit board using dielectric nanopowders |
| US20040109298A1 (en) * | 1998-05-04 | 2004-06-10 | Hartman William F. | Dielectric material including particulate filler |
| US20060074164A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. | Structured composite dielectrics |
| US20060074166A1 (en) * | 2003-12-19 | 2006-04-06 | Tpl, Inc. Title And Interest In An Application | Moldable high dielectric constant nano-composites |
| US20080128961A1 (en) * | 2003-12-19 | 2008-06-05 | Tpl, Inc. | Moldable high dielectric constant nano-composites |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478493A (en) * | 1977-12-02 | 1979-06-22 | Murata Manufacturing Co | Grain boundary insulation type semiconductor porcelain composition |
| JPS5654025A (en) * | 1979-10-09 | 1981-05-13 | Murata Manufacturing Co | Grain boundary insulating type semiconductor porcelain composition |
| JPS57160961A (en) * | 1981-03-30 | 1982-10-04 | Murata Manufacturing Co | Intergranular insulation semiconductor ceramic composition |
| JPS61131501A (ja) * | 1984-11-30 | 1986-06-19 | 太陽誘電株式会社 | 半導体磁器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2648804A (en) * | 1951-02-01 | 1953-08-11 | Erie Resistor Corp | Multiple element circuit components |
| JPS6088401A (ja) * | 1983-10-20 | 1985-05-18 | 松下電器産業株式会社 | 電圧依存性非直線抵抗体磁器組成物 |
| JPS60107803A (ja) * | 1983-11-17 | 1985-06-13 | 松下電器産業株式会社 | 電圧依存性非直線抵抗体磁器組成物 |
| JPS60107804A (ja) * | 1983-11-17 | 1985-06-13 | 松下電器産業株式会社 | 電圧依存性非直線抵抗体磁器組成物 |
| DE3475063D1 (en) * | 1983-11-30 | 1988-12-15 | Taiyo Yuden Kk | Low temperature sinterable ceramic materials for use in solid dielectric capacitors or the like, and method of manufacture |
| DE3476653D1 (en) * | 1983-11-30 | 1989-03-16 | Taiyo Yuden Kk | Low temperature sintered ceramic materials for use in solid dielectric capacitors or the like, and method of manufacture |
| EP0157276B1 (en) * | 1984-03-30 | 1988-07-06 | Matsushita Electric Industrial Co., Ltd. | Voltage-dependent non-linear resistance ceramic composition |
| JPS60249386A (ja) * | 1984-05-24 | 1985-12-10 | キヤノン株式会社 | 機能性基板及びこれを用いた電子回路基板 |
| US4759965A (en) * | 1985-08-06 | 1988-07-26 | Canon Kabushiki Kaisha | Ceramic, preparation thereof and electronic circuit substrate by use thereof |
-
1987
- 1987-06-19 JP JP62153013A patent/JP2608288B2/ja not_active Expired - Fee Related
-
1988
- 1988-06-16 US US07/207,201 patent/US4942079A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478493A (en) * | 1977-12-02 | 1979-06-22 | Murata Manufacturing Co | Grain boundary insulation type semiconductor porcelain composition |
| JPS5654025A (en) * | 1979-10-09 | 1981-05-13 | Murata Manufacturing Co | Grain boundary insulating type semiconductor porcelain composition |
| JPS57160961A (en) * | 1981-03-30 | 1982-10-04 | Murata Manufacturing Co | Intergranular insulation semiconductor ceramic composition |
| JPS61131501A (ja) * | 1984-11-30 | 1986-06-19 | 太陽誘電株式会社 | 半導体磁器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2608288B2 (ja) | 1997-05-07 |
| US4942079A (en) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1132800C (zh) | 介电陶瓷组合物 | |
| CN101836518A (zh) | 陶瓷多层基板 | |
| JP2012140258A (ja) | 誘電体磁器組成物および電子部品 | |
| KR100768662B1 (ko) | 세라믹 원료 조성물, 세라믹 기판 및 비가역 회로소자 | |
| JP2568208B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JPS63319255A (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP2568204B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JPH0832242A (ja) | コンデンサ内蔵多層配線基板 | |
| CN1562878A (zh) | 高频低介电常数瓷料及其制备方法 | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JP3179830B2 (ja) | 誘電体磁器組成物 | |
| US5034260A (en) | Ceramic and circuit substrate and electronic circuit substrate by use thereof | |
| JP3793557B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| KR0145121B1 (ko) | 고유전율계 세라믹 유전체 조성물 | |
| JP2590323B2 (ja) | セラミツクの製造法 | |
| JP2755954B2 (ja) | セラミック体およびこれを用いた電気回路基板 | |
| JPH029748A (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JP4129384B2 (ja) | 誘電体磁器およびそれを用いた多層配線基板 | |
| JP4623851B2 (ja) | 多層配線基板 | |
| JP4057853B2 (ja) | ガラスセラミック焼結体および多層配線基板 | |
| US5041327A (en) | Ceramic and circuit substrate and electronic circuit substrate by use thereof | |
| JP2590322B2 (ja) | セラミツクの製造法 | |
| JP2734888B2 (ja) | 半導体磁器組成物の製造方法 | |
| KR20020084674A (ko) | 유전체 자기조성물, 이를 이용한 자기커패시터 및 그제조방법 | |
| JPH0210817A (ja) | セラミック基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |