JPS6331978B2 - - Google Patents
Info
- Publication number
- JPS6331978B2 JPS6331978B2 JP14440083A JP14440083A JPS6331978B2 JP S6331978 B2 JPS6331978 B2 JP S6331978B2 JP 14440083 A JP14440083 A JP 14440083A JP 14440083 A JP14440083 A JP 14440083A JP S6331978 B2 JPS6331978 B2 JP S6331978B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- shift register
- frame
- input signal
- synchronization flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は単位符号をｎビツトで表わす符号化則
を用いた複数チヤネルを有するフレーム形式のデ
イジタル信号伝送系において、復号とチヤネル分
離の処理をする受信方式に関するものである。
を用いた複数チヤネルを有するフレーム形式のデ
イジタル信号伝送系において、復号とチヤネル分
離の処理をする受信方式に関するものである。
１単位符号をｎビツトで表わす符号化則として
ｎ＝２の場合のマンチエスタ符号を例にとつて説
明する。
ｎ＝２の場合のマンチエスタ符号を例にとつて説
明する。
第１図はこの種の受信回路の従来例を示すブロ
ツク図であり、第２図は第１図の動作を説明する
タイムチヤートである。シフトレジスタ２２は同
期フラグ長の段数を有する。位相同期回路２の出
力である抽出クロツク３により入力信号１を取り
込み、同期フラグ検出回路５でバイオレーシヨン
を検出し同期フラグ検出信号６を出力する。復号
用クロツク生成回路２０では抽出クロツクパルス
３と同期フラグ検出信号６により復号用クロツク
パルス１７を出力する。Ｄフリツプフロツプ２３
は復号用クロツクパルス１７を用いてマンチエス
タ符号列を復号データ列１８に変換する動作をす
る。これをさらにシフトレジスタ１９に取り込
み、ちようど１フレームが入力された時にラツチ
用パルス１２により各チヤネル用レジスタ８，９
に移しチヤネル分離を行なう。このように、従来
例では同期フラグ検出用のシフトレジスタ２２へ
のクロツク３と１フレーム収納のためのシフトレ
ジスタ１９に供給するクロツク１７の周期が異な
ること、及び復号用クロツクパルス１７を生成す
る必要があること等により回路が複雑になる。
ツク図であり、第２図は第１図の動作を説明する
タイムチヤートである。シフトレジスタ２２は同
期フラグ長の段数を有する。位相同期回路２の出
力である抽出クロツク３により入力信号１を取り
込み、同期フラグ検出回路５でバイオレーシヨン
を検出し同期フラグ検出信号６を出力する。復号
用クロツク生成回路２０では抽出クロツクパルス
３と同期フラグ検出信号６により復号用クロツク
パルス１７を出力する。Ｄフリツプフロツプ２３
は復号用クロツクパルス１７を用いてマンチエス
タ符号列を復号データ列１８に変換する動作をす
る。これをさらにシフトレジスタ１９に取り込
み、ちようど１フレームが入力された時にラツチ
用パルス１２により各チヤネル用レジスタ８，９
に移しチヤネル分離を行なう。このように、従来
例では同期フラグ検出用のシフトレジスタ２２へ
のクロツク３と１フレーム収納のためのシフトレ
ジスタ１９に供給するクロツク１７の周期が異な
ること、及び復号用クロツクパルス１７を生成す
る必要があること等により回路が複雑になる。
以上のように、従来、マンチエスタ符号の復
号、チヤネル分離に際しては次のように処理して
いた。まず、位相同期回路を用いて入力信号列か
ら抽出したクロツクにより入力データを同期フラ
グ長のシフトレジスタに取り込み同期フラグを検
出しフレーム同期を確立する。この検出パルスと
抽出クロツクを利用して復号用クロツクをつく
り、マンチエスタ符号信号列をNRZ信号列に復
号する。次に、同期フラグ検出パルスと抽出クロ
ツクをもとに生成されるチヤネル分離用の各種の
制御クロツクとレジスタ等を用いてNRZ信号列
から各チヤネルに分離する。このように同期フラ
グを検出し、まずマンチエスタ復号した後にチヤ
ネル分離の処理をするため、同期フラグ検出信号
と復号用クロツク、チヤネル分離用クロツク等の
タイミング関係は複雑になり、従つて回路を複雑
に構成しなければならなくなるという欠点があ
る。
号、チヤネル分離に際しては次のように処理して
いた。まず、位相同期回路を用いて入力信号列か
ら抽出したクロツクにより入力データを同期フラ
グ長のシフトレジスタに取り込み同期フラグを検
出しフレーム同期を確立する。この検出パルスと
抽出クロツクを利用して復号用クロツクをつく
り、マンチエスタ符号信号列をNRZ信号列に復
号する。次に、同期フラグ検出パルスと抽出クロ
ツクをもとに生成されるチヤネル分離用の各種の
制御クロツクとレジスタ等を用いてNRZ信号列
から各チヤネルに分離する。このように同期フラ
グを検出し、まずマンチエスタ復号した後にチヤ
ネル分離の処理をするため、同期フラグ検出信号
と復号用クロツク、チヤネル分離用クロツク等の
タイミング関係は複雑になり、従つて回路を複雑
に構成しなければならなくなるという欠点があ
る。
本発明はマンチエスタ符号の復号とチヤネル分
離を同時に処理することにより回路を簡易化した
デイジタル信号受信方式を提供するものである。
離を同時に処理することにより回路を簡易化した
デイジタル信号受信方式を提供するものである。
以下本発明を詳細に説明する。
第３図は本発明の実施例を示すブロツク図であ
り、第４図は第３図の動作を説明するためのタイ
ムチヤートである。本実施例では１単位符号を２
ビツトで表わすマンチエスタ符号を採用してい
る。この実施例において、１はマンチエスタ符号
データの入力信号、２は位相同期回路、３は抽出
クロツクパルス、４はマンチエスタ符号１フレー
ム長を格納するシフトレジスタ、５は同期フラグ
検出回路、６は検出パルス、７は各種のクロツク
パルスを作成するクロツク生成回路、８，９は各
チヤネル用レジスタ、１０，１１は各チヤネルに
対応する位置のシフトレジスタの出力、１２，１
３，１４はクロツク生成回路の出力、１５，１６
は各チヤネル用レジスタの出力である。
り、第４図は第３図の動作を説明するためのタイ
ムチヤートである。本実施例では１単位符号を２
ビツトで表わすマンチエスタ符号を採用してい
る。この実施例において、１はマンチエスタ符号
データの入力信号、２は位相同期回路、３は抽出
クロツクパルス、４はマンチエスタ符号１フレー
ム長を格納するシフトレジスタ、５は同期フラグ
検出回路、６は検出パルス、７は各種のクロツク
パルスを作成するクロツク生成回路、８，９は各
チヤネル用レジスタ、１０，１１は各チヤネルに
対応する位置のシフトレジスタの出力、１２，１
３，１４はクロツク生成回路の出力、１５，１６
は各チヤネル用レジスタの出力である。
以上のように構成される本発明の受信方式の動
作を次に説明する。位相同期回路２の出力３（抽
出クロツクパルス）によつて、入力信号１はマン
チエスタ符号のまま１フレーム長の段数に構成さ
れたシフトレジスタ４に入力される。フレーム内
の同期フラグ部がシフトレジスタ４の右端部に到
達すると、同期フラグ検出回路５がこれを検出
し、検出パルス６を出力する。この検出パルス６
と抽出クロツクパルス３をもとにクロツク生成回
路７は１２，１３，１４の各クロツクパルスを出
力する。１フレームがちようどシフトレジスタ４
に格納された時に各チヤネルに対応する位置（中
間段）のシフトレジスタ４のデータを各チヤネル
用のレジスタ８，９に同期検出パルス６に同期し
たラツチ用パルス１２で移すことによりチヤネル
分離が行なわれる。なお、本実施例では複数フレ
ームに１回の割合でフラグ１７にバイオレーシヨ
ンが付加されている場合について示している。チ
ヤネル分離の際、シフトレジスタ４内の各段で１
ビツトのマンチエスタ符号を表わす２段セルのう
ち復号データとして適当な方の“１”又は“０”
のセルの出力を取り出す。このようにシフトレジ
スタ４から１セルおきに取り出された出力を各チ
ヤネル用レジスタ８，９にラツチ用パルス１２で
同時に移すことにより、マンチエスタ符号データ
はNRZデータに復号される。従つて復号用クロ
ツクパルスは不要である。
作を次に説明する。位相同期回路２の出力３（抽
出クロツクパルス）によつて、入力信号１はマン
チエスタ符号のまま１フレーム長の段数に構成さ
れたシフトレジスタ４に入力される。フレーム内
の同期フラグ部がシフトレジスタ４の右端部に到
達すると、同期フラグ検出回路５がこれを検出
し、検出パルス６を出力する。この検出パルス６
と抽出クロツクパルス３をもとにクロツク生成回
路７は１２，１３，１４の各クロツクパルスを出
力する。１フレームがちようどシフトレジスタ４
に格納された時に各チヤネルに対応する位置（中
間段）のシフトレジスタ４のデータを各チヤネル
用のレジスタ８，９に同期検出パルス６に同期し
たラツチ用パルス１２で移すことによりチヤネル
分離が行なわれる。なお、本実施例では複数フレ
ームに１回の割合でフラグ１７にバイオレーシヨ
ンが付加されている場合について示している。チ
ヤネル分離の際、シフトレジスタ４内の各段で１
ビツトのマンチエスタ符号を表わす２段セルのう
ち復号データとして適当な方の“１”又は“０”
のセルの出力を取り出す。このようにシフトレジ
スタ４から１セルおきに取り出された出力を各チ
ヤネル用レジスタ８，９にラツチ用パルス１２で
同時に移すことにより、マンチエスタ符号データ
はNRZデータに復号される。従つて復号用クロ
ツクパルスは不要である。
以上によりマンチエスタ符号の復号とチヤネル
分離が同時に完了する。チヤネル分離後、各チヤ
ネル用レジスタ８，９のデータは直列に出力して
も並列に出力してもよいが、本実施例では読出し
用クロツクパルス１３，１４を用いて直列に出力
している。
分離が同時に完了する。チヤネル分離後、各チヤ
ネル用レジスタ８，９のデータは直列に出力して
も並列に出力してもよいが、本実施例では読出し
用クロツクパルス１３，１４を用いて直列に出力
している。
以上説明したように、本発明は、マンチエスタ
符号のまま１フレーム分をシフトレジスタに取り
込み、符号の復号とチヤネル分離を同時に処理す
るので、これらの処理に必要な制御用クロツクが
簡単になり、従つて、回路が簡易化される利点が
ある。なお、本実施例では２チヤネル、ｎ＝２の
符号に限定しているが、それ以上の多数チヤネ
ル、ｎ＞２の符号においても、ｎセルのうちの１
つを復号データとすることができる符号であるな
らば、本発明は有効である。
符号のまま１フレーム分をシフトレジスタに取り
込み、符号の復号とチヤネル分離を同時に処理す
るので、これらの処理に必要な制御用クロツクが
簡単になり、従つて、回路が簡易化される利点が
ある。なお、本実施例では２チヤネル、ｎ＝２の
符号に限定しているが、それ以上の多数チヤネ
ル、ｎ＞２の符号においても、ｎセルのうちの１
つを復号データとすることができる符号であるな
らば、本発明は有効である。
第１図は従来の受信方式の例を示すブロツク
図、第２図は第１図の従来例の動作を説明するた
めのタイムチヤート、第３図は本発明の実施例を
示すブロツク図、第４図は第３図の実施例の動作
を説明するためのタイムチヤートである。 １……マンチエスタ符号データ入力信号、２…
…位相同期回路、３……抽出クロツクパルス、４
……１フレーム長のレジスタ、５……フレーム同
期フラグ検出回路、６……同期フラグ検出信号、
７……（制御用）クロツク生成回路、８，９……
各チヤネル用のレジスタ、１０，１１……シフト
レジスタ４の中間タツプ出力、１２……ラツチ用
パルス、１３，１４……読出し用クロツクパル
ス、１５，１６……レジスタ８，９の出力、１７
……復号用クロツクパルス、１８……復号データ
列、１９……NRZデータ１フレーム分のシフト
レジスタ、２０……復号用クロツク生成回路、２
１……チヤネル分離用クロツク生成回路、２２…
…同期フラグ長の段数のシフトレジスタ、２３…
…Ｄフリツプフロツプ。
図、第２図は第１図の従来例の動作を説明するた
めのタイムチヤート、第３図は本発明の実施例を
示すブロツク図、第４図は第３図の実施例の動作
を説明するためのタイムチヤートである。 １……マンチエスタ符号データ入力信号、２…
…位相同期回路、３……抽出クロツクパルス、４
……１フレーム長のレジスタ、５……フレーム同
期フラグ検出回路、６……同期フラグ検出信号、
７……（制御用）クロツク生成回路、８，９……
各チヤネル用のレジスタ、１０，１１……シフト
レジスタ４の中間タツプ出力、１２……ラツチ用
パルス、１３，１４……読出し用クロツクパル
ス、１５，１６……レジスタ８，９の出力、１７
……復号用クロツクパルス、１８……復号データ
列、１９……NRZデータ１フレーム分のシフト
レジスタ、２０……復号用クロツク生成回路、２
１……チヤネル分離用クロツク生成回路、２２…
…同期フラグ長の段数のシフトレジスタ、２３…
…Ｄフリツプフロツプ。
Claims (1)
- １ １単位符号をｎビツトで表わす符号化則を採
用し各ｍ単位符号で１チヤネルとした複数チヤネ
ルを有するフレーム形式のデイジタル入力信号列
から抽出された抽出クロツクと前記フレームに同
期するフレームパルスを用いて前記入力信号列を
受信するデイジタル信号受信方式において、入力
信号列を原符号のままシフトレジスタによりシフ
トした出力からバイオレーシヨンを付加されたフ
レーム同期フラグを検出して同期フラグ検出信号
を出す同期フラグ検出回路と、前記シフトレジス
タの各チヤネルを構成する前記各ｍ単位符号から
前記デイジタル入力信号列の復号に適した１ビツ
トの出力が取り出されるように該シフトレジスタ
に接続された複数のチヤネル用レジスタと、前記
各チヤネル対応の複数の中間段に前記入力信号列
のそれぞれ該当するチヤネルの信号がシフトされ
たときに前記同期フラグ検出信号に同期してラツ
チ用パルスを発生して前記複数のチヤネル用レジ
スタに供給することにより該複数のチヤネル用レ
ジスタにそれぞれ前記該当するチヤネルの信号を
復号して一時蓄積せしめるとともにその一時蓄積
した該当するチヤネルの信号を該複数のチヤネル
用レジスタから受信出力として読出すための読出
し用クロツクパルスを出力するためのクロツク生
成回路とを備えたことを特徴とするデイジタル信
号受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14440083A JPS6035847A (ja) | 1983-08-09 | 1983-08-09 | デイジタル信号受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14440083A JPS6035847A (ja) | 1983-08-09 | 1983-08-09 | デイジタル信号受信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6035847A JPS6035847A (ja) | 1985-02-23 |
| JPS6331978B2 true JPS6331978B2 (ja) | 1988-06-28 |
Family
ID=15361278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14440083A Granted JPS6035847A (ja) | 1983-08-09 | 1983-08-09 | デイジタル信号受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035847A (ja) |
-
1983
- 1983-08-09 JP JP14440083A patent/JPS6035847A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6035847A (ja) | 1985-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506372A (en) | Method and apparatus for recognizing in a receiver the start of a telegram signal consisting of a bit impulse sequence | |
| US8139653B2 (en) | Multi-channel galvanic isolator utilizing a single transmission channel | |
| JPS58200654A (ja) | 通信装置 | |
| CA1266128A (en) | Data modulation interface | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPS6331978B2 (ja) | ||
| US5963152A (en) | Resolving block method for synchronization correction in run-length limited codes | |
| CN112073151A (zh) | 一种基于fpga的遥测pcm解码和帧同步方法 | |
| JP3245622B2 (ja) | パターン比較方法 | |
| JP2693831B2 (ja) | 補助信号伝送方式 | |
| JP2599038B2 (ja) | 音声信号の制御符号検出回路 | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| JP2894705B2 (ja) | 同期信号多重伝送方式 | |
| JP3061975B2 (ja) | シリアル伝送方法 | |
| JP2883554B2 (ja) | データエンコード方法、データ再生方法、データ形成装置及びデータ再生装置 | |
| JPH0123016B2 (ja) | ||
| JPS59178037A (ja) | 位相整合回路 | |
| JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
| JP2646584B2 (ja) | 誤り訂正演算装置 | |
| JPS6254257B2 (ja) | ||
| JPS61129934A (ja) | 復号回路 | |
| JPS6341255B2 (ja) | ||
| JPH0234508B2 (ja) | ||
| JPS63234454A (ja) | 複号化用標本化クロツク再生方式 | |
| JPH11289590A (ja) | オーディオデータ処理装置 |