JPS6331990B2 - - Google Patents
Info
- Publication number
- JPS6331990B2 JPS6331990B2 JP56199207A JP19920781A JPS6331990B2 JP S6331990 B2 JPS6331990 B2 JP S6331990B2 JP 56199207 A JP56199207 A JP 56199207A JP 19920781 A JP19920781 A JP 19920781A JP S6331990 B2 JPS6331990 B2 JP S6331990B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- terminal
- period
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、FSK（Frequency Shift Keying）
変調されたデイジタル信号の復調回路に関するも
のである。
変調されたデイジタル信号の復調回路に関するも
のである。
FSK変調は、第１の周期T1の繰り返し信号を
少なくとも１以上の整数回含む期間と、この期間
と長さがほぼ等しくかつ第１の周期と異なる第２
の周期T2の繰り返し信号を少なくとも１以上の
整数回含む期間をそれぞれ論理レベル“１”（以
下単に“１”と略す）と論理レベル“０”（以下
単に“０”と略す）に対応させたものであるが、
本発明の目的はこのように変調されたデイジタル
信号の復調回路として信頼性の高いものを提供す
ることにある。
少なくとも１以上の整数回含む期間と、この期間
と長さがほぼ等しくかつ第１の周期と異なる第２
の周期T2の繰り返し信号を少なくとも１以上の
整数回含む期間をそれぞれ論理レベル“１”（以
下単に“１”と略す）と論理レベル“０”（以下
単に“０”と略す）に対応させたものであるが、
本発明の目的はこのように変調されたデイジタル
信号の復調回路として信頼性の高いものを提供す
ることにある。
以下、T2がT1の２倍の周期をもつ場合を例に
とり、T1、T2をそれぞれＴ、2Tとして説明を行
なう。
とり、T1、T2をそれぞれＴ、2Tとして説明を行
なう。
第１図は従来の回路例であり、回路１は入力端
子１１と出力端子１２をもつ波形整形回路、回路
２は入力端子２１と出力端子２２をもつパルス発
生回路、回路３はリセツト入力端子３１、クロツ
ク入力端子３２と出力端子３３をもつカウンタ回
路、回路４はリセツト入力端子４１、クロツク入
力端子４２、データ入力端子４３と出力端子４４
をもつＤ型フリツプフロツプ回路、回路５はクロ
ツク入力端子５１、データ入力端子５２と出力端
子５３をもつＤ型フリツプフロツプ回路である。
第２図は第１図の回路中の各点の信号波形図であ
る。
子１１と出力端子１２をもつ波形整形回路、回路
２は入力端子２１と出力端子２２をもつパルス発
生回路、回路３はリセツト入力端子３１、クロツ
ク入力端子３２と出力端子３３をもつカウンタ回
路、回路４はリセツト入力端子４１、クロツク入
力端子４２、データ入力端子４３と出力端子４４
をもつＤ型フリツプフロツプ回路、回路５はクロ
ツク入力端子５１、データ入力端子５２と出力端
子５３をもつＤ型フリツプフロツプ回路である。
第２図は第１図の回路中の各点の信号波形図であ
る。
第１図の入力端子１１に入力された原信号ａは
波形整形回路１によつて方形波に整形され信号ｂ
となり端子１２から端子２１へ入力され、パルス
発生回路２によつて信号ｂの立上りおよび立下り
で“１”のパルスを発生する信号ｃが端子２２よ
り出力され、端子３１、端子４１および端子５１
にそれぞれ入力される。カウンタ回路３のクロツ
ク端子３２には変調された信号とは別のクロツク
信号が入力されているが、端子３１が“０”の時
は端子３３，３４にそれぞれ周期Ｔ、周期Ｔ／２
の方形波ｄ，ｅが出力されるように設定されてお
り、この２つの信号の論理和信号ｆがＤ型フリツ
プフロツプ回路４の端子４２に入力される。ここ
で信号ｆは期間D2におけるように信号ａが周期
2Tをもつ場合は、信号ｃのパルスから3T／４後
に“１”となりＤ型フリツプフロツプ回路４をセ
ツトし端子４４を“１”とするが、期間D1、D3
におけるように信号ａが周期Ｔをもつ場合、信号
ｄが“１”になろうとする瞬間に次の信号ｃのパ
ルスが来るのでカウンタ回路３はリセツトされ
“０”を継続し端子４４も“０”である。Ｄ型フ
リツプフロツプ回路４は、次に続くＤ型フリツプ
フロツプ回路５が信号レベルを読み込む際に信号
ｆが反転するので、これを保持して信号f′をＤ型
フリツプフロツプ回路５の端子５２に出力するた
めに設けられている。このＤ型フリツプフロツプ
回路５は端子５２の論理レベルを信号ｃのパルス
で読み込み、端子５３より信号ｇを出力する。信
号ｇは原信号ａの復調信号となつているが、原信
号ａと比較して、“０”から“１”への変化は
Ｔ／２、“１”から“０”への変化はＴの遅延と、
アンバランスになつており、余裕度を減少させて
いる。
波形整形回路１によつて方形波に整形され信号ｂ
となり端子１２から端子２１へ入力され、パルス
発生回路２によつて信号ｂの立上りおよび立下り
で“１”のパルスを発生する信号ｃが端子２２よ
り出力され、端子３１、端子４１および端子５１
にそれぞれ入力される。カウンタ回路３のクロツ
ク端子３２には変調された信号とは別のクロツク
信号が入力されているが、端子３１が“０”の時
は端子３３，３４にそれぞれ周期Ｔ、周期Ｔ／２
の方形波ｄ，ｅが出力されるように設定されてお
り、この２つの信号の論理和信号ｆがＤ型フリツ
プフロツプ回路４の端子４２に入力される。ここ
で信号ｆは期間D2におけるように信号ａが周期
2Tをもつ場合は、信号ｃのパルスから3T／４後
に“１”となりＤ型フリツプフロツプ回路４をセ
ツトし端子４４を“１”とするが、期間D1、D3
におけるように信号ａが周期Ｔをもつ場合、信号
ｄが“１”になろうとする瞬間に次の信号ｃのパ
ルスが来るのでカウンタ回路３はリセツトされ
“０”を継続し端子４４も“０”である。Ｄ型フ
リツプフロツプ回路４は、次に続くＤ型フリツプ
フロツプ回路５が信号レベルを読み込む際に信号
ｆが反転するので、これを保持して信号f′をＤ型
フリツプフロツプ回路５の端子５２に出力するた
めに設けられている。このＤ型フリツプフロツプ
回路５は端子５２の論理レベルを信号ｃのパルス
で読み込み、端子５３より信号ｇを出力する。信
号ｇは原信号ａの復調信号となつているが、原信
号ａと比較して、“０”から“１”への変化は
Ｔ／２、“１”から“０”への変化はＴの遅延と、
アンバランスになつており、余裕度を減少させて
いる。
また、期間D1、D3の場合に、信号ｃのパルス
間隔がＴ／２よりわずかに長くなると信号ｄが
“１”となり、回路素子の特性によつては信号ｆ
が瞬間的に“１”となることもあり得る。この場
合、Ｄ型フリツプフロツプ回路４がセツトされて
しまい、信号ｇが本来“１”である期間にＴ／２
の間“０”が現れるといつた誤動作を起こす欠点
がある。この様子を第２図のｄ，ｆ，ｇに点線を
もつて示す。
間隔がＴ／２よりわずかに長くなると信号ｄが
“１”となり、回路素子の特性によつては信号ｆ
が瞬間的に“１”となることもあり得る。この場
合、Ｄ型フリツプフロツプ回路４がセツトされて
しまい、信号ｇが本来“１”である期間にＴ／２
の間“０”が現れるといつた誤動作を起こす欠点
がある。この様子を第２図のｄ，ｆ，ｇに点線を
もつて示す。
本発明はこれらの欠点を除去軽減し、信頼性の
高い復調を可能ならしめることを目的とする。
高い復調を可能ならしめることを目的とする。
第３図に本発明の一実施例を示す。また第４図
は第３図の各点の信号波形図である。波形整形回
路１、パルス発生回路２については第１図のもの
と同等である。回路６はリセツト入力端子６１、
クロツク入力端子６２と出力端子６３をもつカウ
ンタ回路で、端子６１にパルス発生回路２からの
出力信号ｃが加えられ、端子６２には変調された
信号とは別のクロツク信号が入力されている。こ
のカウンタ回路６は、端子６１が“０”の時は端
子６３に周期3T／２の方形波が出力されるよう
に設定されており、第１図のＤ型フリツプフロツ
プ回路４を不要としている。また回路７はクロツ
ク入力端子７１、リセツト入力端子７２、データ
入力端子７３と出力端子７４をもつＤ型フリツプ
フロツプ回路で、カウンタ回路６の端子６３の出
力はリセツト端子７２に接続されている。ここで
信号ｈは期間D2におけるように信号ａが周期2T
をもつ場合は、信号ｃのパルスから3T／４後に
“１”となり、Ｄ型フリツプフロツプ回路７をリ
セツトするが、期間D1、D3におけるように信号
ａが周期Ｔをもつ場合、信号ｈが“１”となる以
前にカウンタ回路６がリセツトされるため、端子
６３は“０”を継続して出力し、Ｄ型フリツプフ
ロツプ回路７はリセツトされない。Ｄ型フリツプ
フロツプ回路７は端子７２が“１”でなければ信
号ｃのパルスでセツトされる。端子７４に現れる
復調信号ｊは、原信号ａに対し“０”から“１”
への変化は3T／４、“１”から“０”への変化は
Ｔ／２となり、第１図よりアンバランスが改善さ
れている。また、カウンタ回路６の周期を3T／
２と設定しているため、従来例のように信号ｃの
パルスによるリセツト時に誤動作を起こす可能性
がない。
は第３図の各点の信号波形図である。波形整形回
路１、パルス発生回路２については第１図のもの
と同等である。回路６はリセツト入力端子６１、
クロツク入力端子６２と出力端子６３をもつカウ
ンタ回路で、端子６１にパルス発生回路２からの
出力信号ｃが加えられ、端子６２には変調された
信号とは別のクロツク信号が入力されている。こ
のカウンタ回路６は、端子６１が“０”の時は端
子６３に周期3T／２の方形波が出力されるよう
に設定されており、第１図のＤ型フリツプフロツ
プ回路４を不要としている。また回路７はクロツ
ク入力端子７１、リセツト入力端子７２、データ
入力端子７３と出力端子７４をもつＤ型フリツプ
フロツプ回路で、カウンタ回路６の端子６３の出
力はリセツト端子７２に接続されている。ここで
信号ｈは期間D2におけるように信号ａが周期2T
をもつ場合は、信号ｃのパルスから3T／４後に
“１”となり、Ｄ型フリツプフロツプ回路７をリ
セツトするが、期間D1、D3におけるように信号
ａが周期Ｔをもつ場合、信号ｈが“１”となる以
前にカウンタ回路６がリセツトされるため、端子
６３は“０”を継続して出力し、Ｄ型フリツプフ
ロツプ回路７はリセツトされない。Ｄ型フリツプ
フロツプ回路７は端子７２が“１”でなければ信
号ｃのパルスでセツトされる。端子７４に現れる
復調信号ｊは、原信号ａに対し“０”から“１”
への変化は3T／４、“１”から“０”への変化は
Ｔ／２となり、第１図よりアンバランスが改善さ
れている。また、カウンタ回路６の周期を3T／
２と設定しているため、従来例のように信号ｃの
パルスによるリセツト時に誤動作を起こす可能性
がない。
第５図は本発明の他の実施例であり、カウンタ
回路６の代りに再トリガ可能な単安定マルチバイ
ブレータ回路８を用いている。パルス信号ｃをト
リガ端子８１に入力し、端子８２からの出力パル
スのパルス幅を3T／４とすることにより第３図
の回路と同様の動作がなされる。
回路６の代りに再トリガ可能な単安定マルチバイ
ブレータ回路８を用いている。パルス信号ｃをト
リガ端子８１に入力し、端子８２からの出力パル
スのパルス幅を3T／４とすることにより第３図
の回路と同様の動作がなされる。
以上のように本発明によれば、復調信号の、原
信号に対する“０”から“１”への変化の遅延と
“１”から“０”への変化の遅延との間のアンバ
ランスを改善することができ、また誤動作も確実
に防止することができ、その価値は極めて大なる
ものがある。
信号に対する“０”から“１”への変化の遅延と
“１”から“０”への変化の遅延との間のアンバ
ランスを改善することができ、また誤動作も確実
に防止することができ、その価値は極めて大なる
ものがある。
第１図は従来例におけるFSK変調されたデイ
ジタル信号の復調回路のブロツク図、第２図は第
１図の各点における信号波形図、第３図は本発明
の一実施例によるデイジタル信号の復調回路のブ
ロツク図、第４図は第３図の各点における信号波
形図、第５図は本発明の他の実施例のブロツク図
である。 １……波形整形回路、２……パルス発生回路、
６……カウンタ回路、７……フリツプフロツプ回
路、８……単安定マルチバイブレータ回路。
ジタル信号の復調回路のブロツク図、第２図は第
１図の各点における信号波形図、第３図は本発明
の一実施例によるデイジタル信号の復調回路のブ
ロツク図、第４図は第３図の各点における信号波
形図、第５図は本発明の他の実施例のブロツク図
である。 １……波形整形回路、２……パルス発生回路、
６……カウンタ回路、７……フリツプフロツプ回
路、８……単安定マルチバイブレータ回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の周期T1とこの第１の周期T1と異なる
第２の周期T2が繰り返すところの入力信号の波
形の立上り、立下りでパルスを発生するパルス発
生回路を設け、このパルス発生回路の出力端子を
フリツプロツプ回路のクロツク入力端子と、前記
入力信号が入力されてから（T1＋T2）／４時間
後に出力を行なう遅延回路の入力端子にそれぞれ
接続し、かつ前記遅延回路の出力端子と前記フリ
ツプフロツプ回路のリセツト入力端子とを接続
し、前記フリツプフロツプ回路の出力端子より前
記入力信号の第１の周期、第２の周期にそれぞれ
応じた論理レベル“１”、“０”の出力信号を出力
するようにしたことを特徴とするデイジタル信号
の復調回路。 ２ 遅延回路として入力信号とは別のクロツク信
号をカウントするカウンタを用い、その出力の繰
返し周期を（T1＋T2）／２にしたことを特徴と
する特許請求の範囲第１項記載のデイジタル信号
の復調回路。 ３ 遅延回路として再トリガ可能な単安定マルチ
バイブレータを用いたことを特徴とする特許請求
の範囲第１項記載のデイジタル信号の復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56199207A JPS58100560A (ja) | 1981-12-10 | 1981-12-10 | デイジタル信号の復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56199207A JPS58100560A (ja) | 1981-12-10 | 1981-12-10 | デイジタル信号の復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58100560A JPS58100560A (ja) | 1983-06-15 |
| JPS6331990B2 true JPS6331990B2 (ja) | 1988-06-28 |
Family
ID=16403913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56199207A Granted JPS58100560A (ja) | 1981-12-10 | 1981-12-10 | デイジタル信号の復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100560A (ja) |
-
1981
- 1981-12-10 JP JP56199207A patent/JPS58100560A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58100560A (ja) | 1983-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3523291A (en) | Data transmission system | |
| US4623846A (en) | Constant duty cycle, frequency programmable clock generator | |
| CA1243083A (en) | Fsk demodulator | |
| US4503549A (en) | Interpolating function generator for transmitter square root extraction | |
| US5070312A (en) | Pulse width modulation circuit of programmable subframe system | |
| JPS6331990B2 (ja) | ||
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| EP0093614B1 (en) | Frequency-encoding circuit for reducing distortion | |
| JP3305857B2 (ja) | ディジタルデータの変調方法 | |
| US5712878A (en) | Digital FSK modulator | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPH0543544Y2 (ja) | ||
| JPS6312424B2 (ja) | ||
| SU1354436A1 (ru) | Демодул тор сигналов с минимальной частотной манипул цией | |
| JPH02241110A (ja) | パルス除去回路 | |
| JP2648958B2 (ja) | パルス挿入回路 | |
| SU1100714A1 (ru) | Цифровой фильтр манипулированных по частоте сигналов с неизвестной фазой | |
| RU1838884C (ru) | Цифровой демодул тор сигналов фазоразностной модул ции первого и второго пор дка | |
| JPS5922466A (ja) | バイ・フエ−ズ・デジタル変調信号の復調方法 | |
| JPS62145A (ja) | Ｆｓｋ復調回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPH0256853B2 (ja) | ||
| JPH0470947A (ja) | 信号処理回路 | |
| JPH0261183B2 (ja) |