JPS62145A - Ｆｓｋ復調回路 - Google Patents
Ｆｓｋ復調回路Info
- Publication number
- JPS62145A JPS62145A JP60139374A JP13937485A JPS62145A JP S62145 A JPS62145 A JP S62145A JP 60139374 A JP60139374 A JP 60139374A JP 13937485 A JP13937485 A JP 13937485A JP S62145 A JPS62145 A JP S62145A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- signal
- output
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、周波数偏移変調（以下、ＦＳＫ変調と称す
る）された２値信号を復調するためのＦ８に後間回路に
関する。
る）された２値信号を復調するためのＦ８に後間回路に
関する。
ＦＳＫ変調された２値信号を復調するＦＳＫ復調回路と
しては、従来アナログ回路が使用されている。
しては、従来アナログ回路が使用されている。
この従来のＦＳＫ復調回路を第４図に示す。
図において、バンドパスフィルタ１１は入力信号から雑
音成分を除去し被変調信号、つまりＦＳＫ変調された２
値信号を抽出する。このフィルタ１１の抽出出力は、利
得調整回路１２にて所望レベルまで増幅された後、リミ
ッタ１３で振幅制限され、ＰＬＬ回路１４に与えられる
。
音成分を除去し被変調信号、つまりＦＳＫ変調された２
値信号を抽出する。このフィルタ１１の抽出出力は、利
得調整回路１２にて所望レベルまで増幅された後、リミ
ッタ１３で振幅制限され、ＰＬＬ回路１４に与えられる
。
このＰＬＬ回路１４の出力は、その内部の電圧制御発振
器の制御電圧であり、コンパレータ１５に与えら九る。
器の制御電圧であり、コンパレータ１５に与えら九る。
上記制御電圧は、ＰＬＬ回路１４０入力信号に含まれる
２種類の搬送波の各周波数に応じてレベルが変化する。
２種類の搬送波の各周波数に応じてレベルが変化する。
コンパレータ１５Ｉ′ｉこのようにして得られる２種類
の制御電圧の中間レベルに位置するしきい値を使って入
力電圧のレベルを判定し、“１”、“０”の２値レベル
をもつ信号に変換する。この信号は波形整形回路１６で
波形整形され、変調前の２値信号として出力される。
の制御電圧の中間レベルに位置するしきい値を使って入
力電圧のレベルを判定し、“１”、“０”の２値レベル
をもつ信号に変換する。この信号は波形整形回路１６で
波形整形され、変調前の２値信号として出力される。
しかしながら上記の如く、搬送波周波数をＰＬＬ回路１
４によって電圧信号としてとらえるアナログ復調におい
ては、２つの搬送波の周波数が互いに接近している場合
、次のような問題が生ずる。すなわち、２つの搬送波の
周波数が接近していることにより、各周波数に対応する
制御電圧も互いに接近することになる。その結果、コン
パレータ１５におけるしきい値の設定が難しくなるわけ
である。また、仮に、しきい値を最適値に設定できたと
しても、雑音信号の混入等により被ｆ調信号に周波数変
動が生じたり、温度変化等により回路特性が変動すると
、復調上の誤動作が生じる危険が高い。
４によって電圧信号としてとらえるアナログ復調におい
ては、２つの搬送波の周波数が互いに接近している場合
、次のような問題が生ずる。すなわち、２つの搬送波の
周波数が接近していることにより、各周波数に対応する
制御電圧も互いに接近することになる。その結果、コン
パレータ１５におけるしきい値の設定が難しくなるわけ
である。また、仮に、しきい値を最適値に設定できたと
しても、雑音信号の混入等により被ｆ調信号に周波数変
動が生じたり、温度変化等により回路特性が変動すると
、復調上の誤動作が生じる危険が高い。
〔発明の目的〕
この発明は上記の事情に対処すべくなされたもので、２
つの搬送波の周波数が互いに接近している場合であって
も容易かつ安定に復調を行うことが可能がＦＳＫ復調回
路を提供することを目的とする。
つの搬送波の周波数が互いに接近している場合であって
も容易かつ安定に復調を行うことが可能がＦＳＫ復調回
路を提供することを目的とする。
この発明は、まず被変調信号の搬送波の各繰り返し周期
をカウンタで測定することによって各繰り返し周期ごと
に２値信号のレベルを判定し、次に、この判定により同
一レベルの判定結果が、上記２値信号の１ビット当りに
含まれる上記搬送波のサイクル数以内で設定される所定
回数連続して得られるときのみ上記繰り返し周期ごとの
判定結果を有効として出力するように構成したものであ
る。
をカウンタで測定することによって各繰り返し周期ごと
に２値信号のレベルを判定し、次に、この判定により同
一レベルの判定結果が、上記２値信号の１ビット当りに
含まれる上記搬送波のサイクル数以内で設定される所定
回数連続して得られるときのみ上記繰り返し周期ごとの
判定結果を有効として出力するように構成したものであ
る。
以下、図面を参照してこの発明の実施例を詳細に説明す
る。
る。
第１図はこの発明の一実施例の構成を示す回路図である
゛。以下、この第１図の構成を第２図及び第３図を参照
しながら説明する。なお、以下の説明では、２種類の搬
送波の各周波数をそれぞれ３９０ Ｈｚ 、 ４５０
Ｈｚとし、伝送レートを７５８ＰＳ とするような被
変調信号を復調する場合を代表として説明する。この場
合、周波数（３９０Ｈｚ ） 、 （４５０Ｈｚ ）の
各搬送波ＣＷ、 ｌ ＣＷ、はそれぞれ２値信号（ｆｖ
Ｉ４信号）の“１”レベル、“Ｏｎレベルに対応するも
のとする。
゛。以下、この第１図の構成を第２図及び第３図を参照
しながら説明する。なお、以下の説明では、２種類の搬
送波の各周波数をそれぞれ３９０ Ｈｚ 、 ４５０
Ｈｚとし、伝送レートを７５８ＰＳ とするような被
変調信号を復調する場合を代表として説明する。この場
合、周波数（３９０Ｈｚ ） 、 （４５０Ｈｚ ）の
各搬送波ＣＷ、 ｌ ＣＷ、はそれぞれ２値信号（ｆｖ
Ｉ４信号）の“１”レベル、“Ｏｎレベルに対応するも
のとする。
また、各搬送波ｃｗ、 、 ｃｗ、 の周波数及び伝
送レートを上記の如く設定すると、デジタル信号の１ビ
ット当り各搬送波ＣＷ、 、 ＣＷ、はそれぞれ約５．
２サイクル、約６ザイクル挿入される。
送レートを上記の如く設定すると、デジタル信号の１ビ
ット当り各搬送波ＣＷ、 、 ＣＷ、はそれぞれ約５．
２サイクル、約６ザイクル挿入される。
さて、第１図において、カウンタ２Ｉは、端子２２に与
えられる被変調信号（Ｆ８Ｋｆ調された２値信号）８．
の各搬送波ｃｗ、 ＊ ｃｗ、の繰り返し周期Ｔ、、Ｔ
、を測定するものである。
えられる被変調信号（Ｆ８Ｋｆ調された２値信号）８．
の各搬送波ｃｗ、 ＊ ｃｗ、の繰り返し周期Ｔ、、Ｔ
、を測定するものである。
このカウンタ２Ｉのカウント用クロック信号Ｓ、は、端
子２３に与えられるクロック信号Ｓ、を分周回路２４で
１６分周することにより得られる。なお、クロック信号
８．の周波数は例えば４．８３８４ ＭＨｚに設定され
ている。したがって、この信号８．を１６分周して得ら
れるクロック信号８．の周波数は、搬送波周波数３９０
Ｈｚ 、 ４５０ Ｈｚより充分大きく、各搬送波ｃ
ｗ、、ｃｗ、の繰り返し周期を精度良く測定できる。
子２３に与えられるクロック信号Ｓ、を分周回路２４で
１６分周することにより得られる。なお、クロック信号
８．の周波数は例えば４．８３８４ ＭＨｚに設定され
ている。したがって、この信号８．を１６分周して得ら
れるクロック信号８．の周波数は、搬送波周波数３９０
Ｈｚ 、 ４５０ Ｈｚより充分大きく、各搬送波ｃ
ｗ、、ｃｗ、の繰り返し周期を精度良く測定できる。
カウンタ２１は上記被変調信号Ｓ１の各搬送波Ｃｗ１′
ｉｈるいはＣＷＲの繰シ返し周期ＴＩあるいＶｉＴ、に
応じてリセットされることにより、上記繰り返し周期で
、あるいはＴ、を測定するものである。この場合、カウ
ンタ２１のカウント御作の基準となるクロック信号Ｓ、
は、被変調信号Ｓ、とは全く独立した信号である。この
ため、被変調信号８１をカウンタ２１のカウント動作に
同期させるための処理がなされる。すなわち、端子２２
に与えられる被変ｖＩ４Ｍ、号Ｓ１は波形整形回路２５
によってパルス信号Ｓ４に変換される。このパルス信号
Ｓ４はシフトレジスタ２６に与えられ、上記クロック信
号Ｓ、を上記分周回路２４で４分周したクロック信号８
．（第２図参照）によってシフトされる。これにより、
シフトレジスタ２６からは、クロック信号Ｓ３、言い換
えればカウンタ２１０力ウント動作に同期したパルス信
号が得られる。シフトレジスタ２６の１段目及び２段目
のノ（ルス信号出力ｑ、、Ｑｔを第２図に示す。
ｉｈるいはＣＷＲの繰シ返し周期ＴＩあるいＶｉＴ、に
応じてリセットされることにより、上記繰り返し周期で
、あるいはＴ、を測定するものである。この場合、カウ
ンタ２１のカウント御作の基準となるクロック信号Ｓ、
は、被変調信号Ｓ、とは全く独立した信号である。この
ため、被変調信号８１をカウンタ２１のカウント動作に
同期させるための処理がなされる。すなわち、端子２２
に与えられる被変ｖＩ４Ｍ、号Ｓ１は波形整形回路２５
によってパルス信号Ｓ４に変換される。このパルス信号
Ｓ４はシフトレジスタ２６に与えられ、上記クロック信
号Ｓ、を上記分周回路２４で４分周したクロック信号８
．（第２図参照）によってシフトされる。これにより、
シフトレジスタ２６からは、クロック信号Ｓ３、言い換
えればカウンタ２１０力ウント動作に同期したパルス信
号が得られる。シフトレジスタ２６の１段目及び２段目
のノ（ルス信号出力ｑ、、Ｑｔを第２図に示す。
インバータ回路２７、ナンド回路２８、ノア回路２９は
、上記パルス信号出力Ｑ、、Ｑｔ及び上記クロック信号
８．を使って搬送波ＣＷ。
、上記パルス信号出力Ｑ、、Ｑｔ及び上記クロック信号
８．を使って搬送波ＣＷ。
あるいはＣＷ、の繰り返し周期で１あるいはＴ。
に対応した周期をもつクロック信号８６ （第２図参照
）を出力する。このクロック信号Ｓ６はカウンタ２１に
リセット信号として与えられる。
）を出力する。このクロック信号Ｓ６はカウンタ２１に
リセット信号として与えられる。
これにより、カウンタ２１を見れば、搬送波ＣｗＩある
いはＣＷ、の繰り返し周期で８あるいはで、が測定でき
る。
いはＣＷ、の繰り返し周期で８あるいはで、が測定でき
る。
カウンタ２Ｚのカウント値Ｓ、（第２図参照）は、シフ
トレジスタ２６の１段目のパルス信号出力Ｑ、の立ち上
がりのタイミングで、ラッチ回路３０にラッチされる。
トレジスタ２６の１段目のパルス信号出力Ｑ、の立ち上
がりのタイミングで、ラッチ回路３０にラッチされる。
これにより、ラッチ回路３０には、カウンタ２１のリセ
ット直前のカウント値がラッチされることになる。
ット直前のカウント値がラッチされることになる。
カウンタ２１のカウント値は、搬送波ＣＷ１の場合７７
５（３０７（ｆ（））となり、搬送波ＣＷ。
５（３０７（ｆ（））となり、搬送波ＣＷ。
の場合６７２（２ＡＯに））となる。ま九、被変調信号
Ｓ１の周波数変動範囲の±３０ Ｈｚとすると、各搬送
波ＣＷ、 、 ＣＷ、 のカウント値の有効範囲はそ
れぞれ、 Ｃ％Ｖ、の場合 ８３２（３４０（ｆ（））〜７２０
（２ＤＯ（均）ＣＷ、の場合 ７２０（２ＤＯ（ロ）
）〜ａ４ｏ（２８０（ＦＯ）となる。このようなカウン
ト値を満足させるため、カウンタ２１のビット数は例え
ば１２ビツトに設定されている。そして、この１２ビツ
トのカウント値のうち、下位４ビツトが切り捨てられ、
上位８ビツトだけがカウント値８．としてラッチ回路３
０にラッチされる。これにより、被変調信号８□の周波
数変動に伴なうカウント値Ｓ、の変動が極力抑えられる
。その結果、核質Ｘ信号Ｓ、の周波数変動に伴なう復調
の誤動作が軽減される。
Ｓ１の周波数変動範囲の±３０ Ｈｚとすると、各搬送
波ＣＷ、 、 ＣＷ、 のカウント値の有効範囲はそ
れぞれ、 Ｃ％Ｖ、の場合 ８３２（３４０（ｆ（））〜７２０
（２ＤＯ（均）ＣＷ、の場合 ７２０（２ＤＯ（ロ）
）〜ａ４ｏ（２８０（ＦＯ）となる。このようなカウン
ト値を満足させるため、カウンタ２１のビット数は例え
ば１２ビツトに設定されている。そして、この１２ビツ
トのカウント値のうち、下位４ビツトが切り捨てられ、
上位８ビツトだけがカウント値８．としてラッチ回路３
０にラッチされる。これにより、被変調信号８□の周波
数変動に伴なうカウント値Ｓ、の変動が極力抑えられる
。その結果、核質Ｘ信号Ｓ、の周波数変動に伴なう復調
の誤動作が軽減される。
ラッチ回路３０のラッチデータ８゜（第２図参照）は、
ＲＯＭ、？Ｚにアドレスデータとして与えられる。ＲＯ
Ｍ３１はこのアドレスデータに従って、′０”レベルあ
るいは“１”レベルの１ビットデータ８．。を出力する
。すなわち、ＲＯＭ３１はアドレスデータが３４（ｆ（
）から２Ｄ（瞬を示すものであれば、′１”レベルの１
ビツトデータ８１゜を出力し、２Ｄ（ロ）から２８（ロ
）を示すものであれば、′０″レベルの１ビツトデータ
８１０を出力する。
ＲＯＭ、？Ｚにアドレスデータとして与えられる。ＲＯ
Ｍ３１はこのアドレスデータに従って、′０”レベルあ
るいは“１”レベルの１ビットデータ８．。を出力する
。すなわち、ＲＯＭ３１はアドレスデータが３４（ｆ（
）から２Ｄ（瞬を示すものであれば、′１”レベルの１
ビツトデータ８１゜を出力し、２Ｄ（ロ）から２８（ロ
）を示すものであれば、′０″レベルの１ビツトデータ
８１０を出力する。
Ｒ，０Ｍ３ｒの出力データＳ１゜（第２図参照）はシフ
トレジスタ３２に与えられ、上記クロック信号８．に従
ってシフトされる。クロック信号Ｓ６の周期は、上記の
如く、搬送波ＣＷ１あるいはＣＷ、の繰り返し周期Ｔ、
あるいはＴ、を示すものであるから、ＲＯＭ３１の出力
データＳ、。もこの周期Ｔ、あるいはで２に従ってシフ
トされる。
トレジスタ３２に与えられ、上記クロック信号８．に従
ってシフトされる。クロック信号Ｓ６の周期は、上記の
如く、搬送波ＣＷ１あるいはＣＷ、の繰り返し周期Ｔ、
あるいはＴ、を示すものであるから、ＲＯＭ３１の出力
データＳ、。もこの周期Ｔ、あるいはで２に従ってシフ
トされる。
シフトレジスタ３２の１段目から３段目までの出力Ｑ
Ａ −Ｑ Ｏは、ナンド回路３３及びノア回路３４に与
えられる。ナンド回路３３の出力Ｙは、上記出力０人〜
Ｑａがすべて“１”レベルのとき、つまり、ＲＯＭ３１
から連続して３回“１″レベルのデータ８ｍ。が出力さ
れるとき“Ｏ”レベルとなる。これにより、Ｄフリップ
フロップ回路３５がプリセットされ、その出力Ｑが“１
”レベルとがる。ノア回路３イの出力Ｘはシフトレジス
タ３２の出力０人〜ＱＯがすべて“０ｍレベルのとき、
つまり、ＲＯＭ３１から３回連続して“０”レベルのデ
ータＳ１゜が出力されるとき ａ＋１ｓレベルとなる。
Ａ −Ｑ Ｏは、ナンド回路３３及びノア回路３４に与
えられる。ナンド回路３３の出力Ｙは、上記出力０人〜
Ｑａがすべて“１”レベルのとき、つまり、ＲＯＭ３１
から連続して３回“１″レベルのデータ８ｍ。が出力さ
れるとき“Ｏ”レベルとなる。これにより、Ｄフリップ
フロップ回路３５がプリセットされ、その出力Ｑが“１
”レベルとがる。ノア回路３イの出力Ｘはシフトレジス
タ３２の出力０人〜ＱＯがすべて“０ｍレベルのとき、
つまり、ＲＯＭ３１から３回連続して“０”レベルのデ
ータＳ１゜が出力されるとき ａ＋１ｓレベルとなる。
これにより、Ｄフリップフロップ回路３５の出力Ｑは“
０”レベルとなる。また、シフトレジスタ３２の出力Ｑ
Ａ〜ＱＯがすべて“１″レベルの状態から１つあるいは
２つが“０″レベルに変わったときは、ナンド回路３３
の出力Ｙは“１”レベルに変わるが、ノア回路３４の出
力Ｘが“Ｏ”レベルのままなので、Ｄフリップフロップ
回路３５の出力Ｑは“１”レベルを維持する。シフトレ
ジスタ３２の出力０人〜ｑａがすべて“１”レベルの状
態から１つあるいは２つが“１”レベルに変った場合は
、ノア回路３４の出力Ｘは″Ｏ″レベルに変わるが、ナ
ンド回路３３の出力Ｙが″１ｎレベルのままなので、Ｄ
フリップフロラグ回路３５の出力Ｑは“０″レベルを維
持する。これにより、Ｄフリップフロン１回路３５の出
力Ｑは２値信号の復調出力とみなすことができる。但し
、この場合の２値信号の位相は、シフトレジスタｊｊの
１役回出力ＱＡでみた２値信号の位相に比べ、搬送波の
２周期分遅られている。
０”レベルとなる。また、シフトレジスタ３２の出力Ｑ
Ａ〜ＱＯがすべて“１″レベルの状態から１つあるいは
２つが“０″レベルに変わったときは、ナンド回路３３
の出力Ｙは“１”レベルに変わるが、ノア回路３４の出
力Ｘが“Ｏ”レベルのままなので、Ｄフリップフロップ
回路３５の出力Ｑは“１”レベルを維持する。シフトレ
ジスタ３２の出力０人〜ｑａがすべて“１”レベルの状
態から１つあるいは２つが“１”レベルに変った場合は
、ノア回路３４の出力Ｘは″Ｏ″レベルに変わるが、ナ
ンド回路３３の出力Ｙが″１ｎレベルのままなので、Ｄ
フリップフロラグ回路３５の出力Ｑは“０″レベルを維
持する。これにより、Ｄフリップフロン１回路３５の出
力Ｑは２値信号の復調出力とみなすことができる。但し
、この場合の２値信号の位相は、シフトレジスタｊｊの
１役回出力ＱＡでみた２値信号の位相に比べ、搬送波の
２周期分遅られている。
このように、ＦＬＯＭ３１から同一レベルのデータが連
続して３回出力されるときのみ、そのレベルを有効なも
のと判定する構成によれば、被ｆ調信号Ｓ、の周波数変
動に伴なう復調の誤動作を極力抑えることができる。こ
れを第３図を用いて説明する。第３図は説明をわかり易
くするために、２値信号の１ビット当り９サイクル含ま
れるような搬送波を２値信号の“１″レベルに対応させ
た被変調信号Ｓ、を復調する例を示す。
続して３回出力されるときのみ、そのレベルを有効なも
のと判定する構成によれば、被ｆ調信号Ｓ、の周波数変
動に伴なう復調の誤動作を極力抑えることができる。こ
れを第３図を用いて説明する。第３図は説明をわかり易
くするために、２値信号の１ビット当り９サイクル含ま
れるような搬送波を２値信号の“１″レベルに対応させ
た被変調信号Ｓ、を復調する例を示す。
今、雑音信号の混入等による周波数変動によ、す、′１
”レベルのビット列の５サイクル目に周波数変動が生じ
たとする。この場合、周波数変動が大きければ、第１図
に示すＲ，０Ｍ５ｒからは第３図に示すシフトレジスタ
３２の出力０人〜ＱＯから明らかな如く、５サイクル目
で“０”レベルの判定データ８１Ｇが出力されることに
なる。これによ）、ナンド回路３３の出力Ｙは５サイク
ル目で“Ｏ”レベルから“１”レベルに変化し、Ｄフリ
ップフロン１回路３５はプリセットを解除されるが、ノ
ア回路３４の出力Ｘが０”レベルのままなので、Ｄフリ
ップフロン１回路３５の出力Ｑは“１”レベルを維持す
る。したがって、ＲＯＭ３１の出力段階における誤判定
は、Ｄフリップフロン１回路３５の出力段階では解消さ
れることになる。
”レベルのビット列の５サイクル目に周波数変動が生じ
たとする。この場合、周波数変動が大きければ、第１図
に示すＲ，０Ｍ５ｒからは第３図に示すシフトレジスタ
３２の出力０人〜ＱＯから明らかな如く、５サイクル目
で“０”レベルの判定データ８１Ｇが出力されることに
なる。これによ）、ナンド回路３３の出力Ｙは５サイク
ル目で“Ｏ”レベルから“１”レベルに変化し、Ｄフリ
ップフロン１回路３５はプリセットを解除されるが、ノ
ア回路３４の出力Ｘが０”レベルのままなので、Ｄフリ
ップフロン１回路３５の出力Ｑは“１”レベルを維持す
る。したがって、ＲＯＭ３１の出力段階における誤判定
は、Ｄフリップフロン１回路３５の出力段階では解消さ
れることになる。
なお、ナンド回路３３、ノア回路３４による２値信号の
最終的なレベル判定条件であるＲＯＭａｒから出力され
る連続同一レベルデータＳ、。の出力回数は、２値信号
の１ビット当りに含まれる搬送波ＣＷ、及びＣＷｔのサ
イクル数以内に設定されるものである。従って、この実
施例では搬送ｆｌ ｃｗ、及び＋ｆｆ、のサイクル数で
ある５、２及び６以下の３に設定している。
最終的なレベル判定条件であるＲＯＭａｒから出力され
る連続同一レベルデータＳ、。の出力回数は、２値信号
の１ビット当りに含まれる搬送波ＣＷ、及びＣＷｔのサ
イクル数以内に設定されるものである。従って、この実
施例では搬送ｆｌ ｃｗ、及び＋ｆｆ、のサイクル数で
ある５、２及び６以下の３に設定している。
以上詳述したようにこの実施例は、搬送波Ｃｗ１あるい
はＣＷ、の周波数をカウンタ２１で繰り返し周期Ｔ、あ
るいはＴよとしてとらえるデジタル処理によって２値信
号を復調するものである。このような構成によれば、２
つの搬送波周波数が互いに接近している場合でも、何ら
煩雑なＫ１７Ｍ整を行うことなく、レベル判定が可能と
なる。また、このような構成によれば、周波数変動に対
するマージンをラッチ回路３０にラッチするカウンタ２
１のカウント値８．のビット数や、ＲＯＭ３１の判定出
力の変更によって簡単に選定することができるから、周
波数変動に伴なう誤判定を極力抑えることができる。
はＣＷ、の周波数をカウンタ２１で繰り返し周期Ｔ、あ
るいはＴよとしてとらえるデジタル処理によって２値信
号を復調するものである。このような構成によれば、２
つの搬送波周波数が互いに接近している場合でも、何ら
煩雑なＫ１７Ｍ整を行うことなく、レベル判定が可能と
なる。また、このような構成によれば、周波数変動に対
するマージンをラッチ回路３０にラッチするカウンタ２
１のカウント値８．のビット数や、ＲＯＭ３１の判定出
力の変更によって簡単に選定することができるから、周
波数変動に伴なう誤判定を極力抑えることができる。
また、この実施例は、第１段階としてカウンタ２１等に
より、搬送波ＣＷ、あるいはＣＷ、の各繰り返し周期で
１あるいはＴ、ごとに、これが含まれるビットのレベル
を判定し、第２段階としてシフトレジスタ３２等により
上記判定結果が特定の条件を満たしたときのみ、最終的
にレベルを判定するようになっている。このような構成
によれば、第３図で説明したように単に上述した第１段
階の処理によってレベルを判定する場合に比べ、部分的
な周波数変動、同期ずれ及び雑音に伴なう誤判定を極力
軽減することができる。
より、搬送波ＣＷ、あるいはＣＷ、の各繰り返し周期で
１あるいはＴ、ごとに、これが含まれるビットのレベル
を判定し、第２段階としてシフトレジスタ３２等により
上記判定結果が特定の条件を満たしたときのみ、最終的
にレベルを判定するようになっている。このような構成
によれば、第３図で説明したように単に上述した第１段
階の処理によってレベルを判定する場合に比べ、部分的
な周波数変動、同期ずれ及び雑音に伴なう誤判定を極力
軽減することができる。
さらにこの実施例では、デジタル処理によってレベルを
判定する構成であるため、温度変化等による回路特性の
変動に伴う誤判定という問題もほとんど生じない。
判定する構成であるため、温度変化等による回路特性の
変動に伴う誤判定という問題もほとんど生じない。
なお、この発明は先の実施例に限定されるものではない
。
。
例えば、先の実施例では、カウンタ２１を被ｆ調信号８
．の搬送波ＣＷ、 、 ＣＷｌの繰り返し周期Ｔ、ＩＴ
ｔでリセットするために、カウンタ２１のカウント動作
に被変調信号Ｓｔを同期させる場合を説明したが、逆に
、被変調信号Ｓ８にカウンタ２Ｚのカウント動作を同期
させるよりにしてもよいことは勿論である。
．の搬送波ＣＷ、 、 ＣＷｌの繰り返し周期Ｔ、ＩＴ
ｔでリセットするために、カウンタ２１のカウント動作
に被変調信号Ｓｔを同期させる場合を説明したが、逆に
、被変調信号Ｓ８にカウンタ２Ｚのカウント動作を同期
させるよりにしてもよいことは勿論である。
この発明によれば、２つの搬送波の周波数が互いに接近
している場合であっても、容易かつ安定に２値信号を復
調可能なＦ８に復調回路を提供することができる。
している場合であっても、容易かつ安定に２値信号を復
調可能なＦ８に復調回路を提供することができる。
第１図はこの発明の一実施例の構成を示す回路図、第２
図、第３図は第１図の動作を説明するためのタイミング
チャート、第４図は従来のＦＳＫ復調回路を示す回路図
である。 ２１・・・カウンタ、２４・・・分周回路、２５・・・
波形輪形回路、：Ｊ６．３２・・・シフトレジスタ、２
１・・・インバータ回路、２１１．３３・・・ナンド回
路、２９．３．４・・・ノア回路、３０・−・ラッチ回
路、３１・・・几ＯＭ、３ｓ・・・Ｄフリラグフロップ
回路。
図、第３図は第１図の動作を説明するためのタイミング
チャート、第４図は従来のＦＳＫ復調回路を示す回路図
である。 ２１・・・カウンタ、２４・・・分周回路、２５・・・
波形輪形回路、：Ｊ６．３２・・・シフトレジスタ、２
１・・・インバータ回路、２１１．３３・・・ナンド回
路、２９．３．４・・・ノア回路、３０・−・ラッチ回
路、３１・・・几ＯＭ、３ｓ・・・Ｄフリラグフロップ
回路。
Claims (1)
- 周波数偏移変調された２値信号の搬送波の各繰り返し周
期に従ってカウント動作をリセットされることにより、
該繰り返し周期を測定するカウント手段と、上記搬送波
の各繰り返し周期ごとに上記カウント手段のカウント値
に従って上記２値信号のレベルを判定する第１のレベル
判定手段と、この第１のレベル判定手段から同一レベル
の判定結果が、予じめ上記２値信号の１ビット当りに含
まれる上記搬送波のサイクル数以内で決められた所定回
数連続して得られるときのみ、上記第１のレベル判定手
段の判定結果を有効とし、その判定されたレベルを示す
信号を出力する第２のレベル判定手段とを具備したこと
を特徴とするＦＳＫ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139374A JPS62145A (ja) | 1985-06-26 | 1985-06-26 | Ｆｓｋ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139374A JPS62145A (ja) | 1985-06-26 | 1985-06-26 | Ｆｓｋ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145A true JPS62145A (ja) | 1987-01-06 |
Family
ID=15243835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139374A Pending JPS62145A (ja) | 1985-06-26 | 1985-06-26 | Ｆｓｋ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109513A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Works Ltd | Ｆｓｋ受信装置 |
-
1985
- 1985-06-26 JP JP60139374A patent/JPS62145A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109513A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Works Ltd | Ｆｓｋ受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001374A (en) | Digital filter for removing short duration noise | |
| EP0112043B1 (en) | Self-clocking binary receiver | |
| EP0140042A2 (en) | Digital phase lock loop circuit | |
| US4538119A (en) | Clock extraction circuit using an oscillator and phase-locked programmable divider | |
| JPH0129469B2 (ja) | ||
| JPS6128258A (ja) | Ｆｓｋ復調回路 | |
| US4714892A (en) | Differential phase shift keying demodulator | |
| US4027266A (en) | Digital FSK demodulator | |
| US4628282A (en) | Clock generator for digital demodulators | |
| EP0162505A1 (en) | Arrangement for generating a clock signal | |
| JPS62145A (ja) | Ｆｓｋ復調回路 | |
| US4486715A (en) | Frequency shift key demodulator | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| US4499425A (en) | Phase velocity sign detector for frequency shift key demodulation | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| KR940000929B1 (ko) | 디지틀 주파수 편이 키잉 복조회로 | |
| JP2542004B2 (ja) | Ｆｓｋ復調回路 | |
| JP3356643B2 (ja) | Ｆｓｋ受信機 | |
| JPS62272640A (ja) | デジタル復調回路 | |
| JPH07202706A (ja) | パルス幅変調信号のディジタル信号への復調回路 | |
| JPS6028352A (ja) | 符号識別器 | |
| JPH04150338A (ja) | クロック抽出回路 | |
| JPH018046Y2 (ja) | ||
| JPH012419A (ja) | Ｐｌｌ回路 | |
| JPS59198054A (ja) | 自動周波数制御方式 |