JPS6333908A - 可変位相器 - Google Patents
可変位相器Info
- Publication number
- JPS6333908A JPS6333908A JP61178064A JP17806486A JPS6333908A JP S6333908 A JPS6333908 A JP S6333908A JP 61178064 A JP61178064 A JP 61178064A JP 17806486 A JP17806486 A JP 17806486A JP S6333908 A JPS6333908 A JP S6333908A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- rom
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号の位相を任意に制御し、人力信号炉位相同
期をとるＰＬＬ回路や、カラーテレビ信号に重畳する副
搬送波の位相を任意に設定して、色調整する回路等に用
いる。、デジタル位相制御器に関するものである。
期をとるＰＬＬ回路や、カラーテレビ信号に重畳する副
搬送波の位相を任意に設定して、色調整する回路等に用
いる。、デジタル位相制御器に関するものである。
従来の技術
周期性を持つアナログ信号の位相を制御する方法として
は、例えば、第３図に示した様にＰＬＬ（Ｐａｓｅ
ＬｏＯｃｋｅｄ Ｌｏｏｐ）により正弦波の位相を制
御するものがあった。固定発振器２１力警らの信号と位
相制御発振器２５からの信号の位相を位相比較器２２で
比較して、低域フィルタ２３を通った後、増幅器２４の
出力で位相制御発振器２５を制御する。この時増幅器２
４のバイアス電圧を入力端子２７で変えることによりし
出力端子２６からの出力信号の位相を変化させることが
出来る。
は、例えば、第３図に示した様にＰＬＬ（Ｐａｓｅ
ＬｏＯｃｋｅｄ Ｌｏｏｐ）により正弦波の位相を制
御するものがあった。固定発振器２１力警らの信号と位
相制御発振器２５からの信号の位相を位相比較器２２で
比較して、低域フィルタ２３を通った後、増幅器２４の
出力で位相制御発振器２５を制御する。この時増幅器２
４のバイアス電圧を入力端子２７で変えることによりし
出力端子２６からの出力信号の位相を変化させることが
出来る。
しかし、この方法では正弦波以外の信号の位相制御は困
難であるばかりでなく、正弦波の場合でも正確な位相制
御をしようとした場合、水晶発振回路や電圧制御型水晶
発振器等が必要となり回路が複雑で、かつ高価となる欠
点があった。
難であるばかりでなく、正弦波の場合でも正確な位相制
御をしようとした場合、水晶発振回路や電圧制御型水晶
発振器等が必要となり回路が複雑で、かつ高価となる欠
点があった。
発明が解決しようとする問題点
以上説明した様に、従来の位相制御器では正弦なる欠点
があった。
があった。
問題点を解決するための手段
本発明は上記問題点を解決するために、なされたもので
あり、予めＲＯＭに記録された信号内容をＲＯＭを読み
出すアドレスを切り換える事により、位相を変化させる
ものである。
あり、予めＲＯＭに記録された信号内容をＲＯＭを読み
出すアドレスを切り換える事により、位相を変化させる
ものである。
作用
本発明は上記した構成により、電圧制御型水晶発振器を
不用にし、かつ正弦波以外の信号であっても位相を制御
することが出来る様にする。
不用にし、かつ正弦波以外の信号であっても位相を制御
することが出来る様にする。
実施例
第１図に本発明の一実施例を示す。Ｎ＝１００゜Ｍ＝１
０の時について説明する。ＲＯＭ４には第２図で示され
た様な繰り返し信号の一周期分が記録されていたとする
。現在ｒｔＯＭのアドレスが１２であったとする。そし
て位相制御回路７の出力が０とすれば、加算器６には１
０が入力され、２２が出力される。この出力と１００が
比較器８で比較され出力が１００以下のとき加算器２に
はＯが加算され、２２がラッチ３に入力される。この動
作を繰り返すことによりＲＯＭアドレス（ラッチ出力）
は１２．２２．３２．４２、・・・・と変化する。今、
ＲＯＭに記録された信号の周波数をＷ（読み出しクロッ
ク周波数をｆとする）としたとき、Ｍ（ｆ）≧１／２Ｗ
の関係にあるとき、Ｄ／Ａ変換器５の出力は一周期が第
２図で示した波形を持つ連続信号となる。
０の時について説明する。ＲＯＭ４には第２図で示され
た様な繰り返し信号の一周期分が記録されていたとする
。現在ｒｔＯＭのアドレスが１２であったとする。そし
て位相制御回路７の出力が０とすれば、加算器６には１
０が入力され、２２が出力される。この出力と１００が
比較器８で比較され出力が１００以下のとき加算器２に
はＯが加算され、２２がラッチ３に入力される。この動
作を繰り返すことによりＲＯＭアドレス（ラッチ出力）
は１２．２２．３２．４２、・・・・と変化する。今、
ＲＯＭに記録された信号の周波数をＷ（読み出しクロッ
ク周波数をｆとする）としたとき、Ｍ（ｆ）≧１／２Ｗ
の関係にあるとき、Ｄ／Ａ変換器５の出力は一周期が第
２図で示した波形を持つ連続信号となる。
次に初期値設定回路１０について説明する。位相制御回
路７から１が１タイムスロツトの期間だけ出力されると
加算器６の出力は１１となり、今もしラッチ３の出力が
４２であれば、加算器１の出力は５３となり、それ以後
６３．７３、・・・・どなる。したがって、Ｄ／Ａされ
た信号の位相は位相制御回路７から１が出力されなかっ
た時に対して３６０°／１００だけ進むことになる。一
方、位相制御器７の出力が１タイムスロツトだけ−１と
なったとき、同様にして位相を３６０” ／１００だけ
遅らせることができる。
路７から１が１タイムスロツトの期間だけ出力されると
加算器６の出力は１１となり、今もしラッチ３の出力が
４２であれば、加算器１の出力は５３となり、それ以後
６３．７３、・・・・どなる。したがって、Ｄ／Ａされ
た信号の位相は位相制御回路７から１が出力されなかっ
た時に対して３６０°／１００だけ進むことになる。一
方、位相制御器７の出力が１タイムスロツトだけ−１と
なったとき、同様にして位相を３６０” ／１００だけ
遅らせることができる。
ところで、加算器１の出力が１００を越えた場合（例え
ば１０３）、比較器８から−１００が出力されるので、
加算器２の出力は３となり、アドレスは次の周期に戻る
。
ば１０３）、比較器８から−１００が出力されるので、
加算器２の出力は３となり、アドレスは次の周期に戻る
。
この様に、アドレスカウンター９は１００を加法として
動作していることがわかる。
動作していることがわかる。
又、本実施例では位相を順次変化させる回路について説
明したが、ラッチ３に初期値をロードする事により位相
を一度に変化させることができるのは明らかである。
明したが、ラッチ３に初期値をロードする事により位相
を一度に変化させることができるのは明らかである。
以上説明した様な可変位相器はＰＬＬ回路やＴＶ信号の
色調整回路等に用いることが出来る。
色調整回路等に用いることが出来る。
又、これは位相変調器に用いることが出来るのは明らか
である。
である。
発明の詳細
な説明した様に、本発明に依れば正弦波以外の信号であ
っても位相制御器が構成出来、又、正弦波の位相制御器
であっても、電圧制御型水晶発信器を必要とせず、回路
構成が簡単で安価な位相制御器を構成することが出来る
っても位相制御器が構成出来、又、正弦波の位相制御器
であっても、電圧制御型水晶発信器を必要とせず、回路
構成が簡単で安価な位相制御器を構成することが出来る
第１図は本発明の一実施例の可変位相器の構成図、第２
図は同実施例の動作説明図、第３図は従来例の可変位相
器の構成図である。 ４・・・・ＲＯＭ、５・・・・Ｄ／Ａ変換器、９・・・
・アドレスカウンタ、１０・・・・ｄの値の設定回路。 代理人の氏名 中量 敏男 他１名 第１図 第２図 Ｎ−ｆθθ 第、３ 図 あ
図は同実施例の動作説明図、第３図は従来例の可変位相
器の構成図である。 ４・・・・ＲＯＭ、５・・・・Ｄ／Ａ変換器、９・・・
・アドレスカウンタ、１０・・・・ｄの値の設定回路。 代理人の氏名 中量 敏男 他１名 第１図 第２図 Ｎ−ｆθθ 第、３ 図 あ
Claims (1)
- 周期性を持つ信号の一周期の信号の位相をＮ等分した時
の振幅値を記録したＲＯＭと、前記ＲＯＭを読み出すア
ドレスがＮ（Ｎは正の整数）を法としてＭ±ｄ（Ｍ、ｄ
はともに正の整数）を加算した値となるアドレスカウン
ターと、前記ｄの値を設定する回路と、前記ＲＯＭの出
力をアナログ信号に変換するＡ／Ｄ変換器とで構成され
ることを特徴とする可変位相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178064A JPS6333908A (ja) | 1986-07-29 | 1986-07-29 | 可変位相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178064A JPS6333908A (ja) | 1986-07-29 | 1986-07-29 | 可変位相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6333908A true JPS6333908A (ja) | 1988-02-13 |
Family
ID=16041979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178064A Pending JPS6333908A (ja) | 1986-07-29 | 1986-07-29 | 可変位相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6333908A (ja) |
-
1986
- 1986-07-29 JP JP61178064A patent/JPS6333908A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1054232A (en) | Phase detector having a 360.degree. linear range for periodic and aperiodic input pulse streams | |
| JPS6331476A (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| US4819196A (en) | Digital-based phase control system | |
| JPS63200618A (ja) | 位相同期ループ回路 | |
| JPH036698B2 (ja) | ||
| EP0417328B1 (en) | Clock generator | |
| KR880000676B1 (ko) | 입력신호와 발진기의 출력신호의 위상을 동기화시키는 방법 및 장치 | |
| JPS6333908A (ja) | 可変位相器 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPS6376693A (ja) | テレビジョン信号発生器 | |
| JPS6074702A (ja) | デイジタル電圧制御発振器 | |
| JP3147487B2 (ja) | 同期信号発生装置 | |
| JPH0632165B2 (ja) | ピツチコントロ−ル装置 | |
| RU2010414C1 (ru) | Цифровой синтезатор синусоидальных сигналов | |
| SU1541637A2 (ru) | Функциональный генератор с синхронизацией частоты | |
| JPS637050A (ja) | 高速タイミング抽出回路 | |
| JPH02166940A (ja) | 速度可変型クロック再生回路 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 | |
| JP3035755B2 (ja) | 位相同期回路 | |
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPH07106957A (ja) | クロック再生回路 | |
| JPH02121552A (ja) | ディジタル発振装置並びに該装置を用いた変調装置 |