JPS6334473B2

JPS6334473B2 -

Info

Publication number: JPS6334473B2
Application number: JP57198472A
Authority: JP
Inventors: Takeshi Funada
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1982-11-12
Filing date: 1982-11-12
Publication date: 1988-07-11
Also published as: JPS5988794A

Description

【発明の詳細な説明】この発明は、鍵盤を有する電子楽器に係り、特
に、キーの離鍵時の動作スピードに応じて発生楽
音を変化させることができる電子楽器に関する。

従来の電子楽器においては、キーの押鍵時の動
作スピードを検出し、この検出結果に応じて発生
楽音の音量等を制御することはしばしば行われて
いた。しかしながら、キーの離鍵時の動作スピー
ドを検出し、この検出結果に応じて発生楽音を制
御することは全く行われていなかつた。

そこでこの発明は、キーの離鍵時の動作スピー
ドに応じて発生楽音を制御し得るようにし、これ
により、キータツチによつて従来のものより多彩
な態様の楽音を発生し得るようにした電子楽器を
提供するもので、鍵盤のキーの離鍵時の動作スピ
ードを検出する検出手段と、この検出手段の出力
に応じて楽音信号を変化させる制御手段とを設け
たことを特徴としている。

以下、図面を参照しこの発明の一実施例につい
て説明する。

第１図はこの発明による電子楽器の構成を示す
ブロツク図であり、この図に示す電子楽器は単音
電子楽器である。第１図において符号１は鍵盤で
あり、この鍵盤１には、各キーの各々に対応して
キーと同数のタツチ検出回路２が設けられてい
る。このタツチ検出回路２は、キーの押鍵時の動
作時間を検出するイニシヤルタツチ検出回路２ａ
と、キーの離鍵時の動作時間を検出するリリース
タツチ検出回路２ｂとから構成されるもので、そ
の詳細を第２図に示す。第２図において、符号３
はキーのオン／オフに対応してその可動接点３ａ
が動作するキースイツチであり、キーがオフの時
（無操作時）はその共通端子ｃと端子ｂとが接続
され、キーがオン状態になつた時は共通端子ｃと
端子ａとが接続される。符号４および５は共に入
力される信号の立下りにおいて幅の狭いパルス信
号P₁，P₂を各々出力する微分回路、６は３入力
アンドゲート、７は２入力オアゲート、８はデイ
レイフリツプロツプ（以下、Ｄ−FFと略称す
る）、９はアンドゲート６を介して供給されるク
ロツクパルスφをアツプカウントするカウンタ、
１０，１１は各々カウンタ９のカウンタ出力を微
分回路４，５の各出力に基づいて読込むラツチで
ある。そして、ラツチ１０，１１に読込まれたデ
ータが各々リリースタツチデータRTD、イニシ
ヤルタツチデータITDとして第１図に示す各部へ
出力される。

以上の構成において、キーがオフ状態にある時
は、キースイツチ３の共通端子ｃに得られる
“０”信号がキースイツチ３の端子ｂを介してア
ンドゲート６の第２入力端へ供給され、これによ
り、アンドゲート６が閉状態となる。すなわち、
アンドゲート６の第１入力端へ供給されているク
ロツクパルスφがカウンタ９のクロツク端子CK
へ供給されることはない。次に、キーが操作さ
れ、キースイツチ３の可動接点３ａが端子ｂを離
れると、アンドゲート６の第２、第３入力端へ共
に“１”信号が供給され、これにより、アンドゲ
ート６が開状態となり、クロツクパルスφがアン
ドゲート６を介してカウンタ９のクロツク端子
CKへ供給される。カウンタ９はこのクロツクパ
ルスφを順次アツプカウントする。そして、キー
スイツチ３の可動接点３ａが端子ａに接続される
と、キースイツチ３の可動接点ｃに得られる
“０”信号がアンドゲート６の第３入力端および
微分回路５の入力端へ各々供給される。これによ
り、アンドゲート６が閉状態となり、したがつて
カウンタ９によるクロツクパルスφのカウントが
停止し、また、微分回路５からパルス信号P₂
（“１”信号）が出力され、ラツチ１１のロード端
子Ｌへ供給されると共に、オアゲート７を介して
Ｄ−FF８の入力端へ供給される。ラツチ１１の
ロード端子Ｌへパルス信号P₂が供給されると、
カウンタ９のカウント出力がラツチ１１に読込ま
れ、イニシヤルタツチデータITDとして出力され
る。また、Ｄ−FF８の入力端へパルス信号P₂が
供給されると、この時点からクロツクパルスφの
１ビツトタイム後にＤ−FF８の出力端からパル
ス信号が出力され、カウンタ９のリセツト端子Ｒ
へ供給される。これにより、カウンタ９がリセツ
トされる。このようにして、キーオン時のキーの
動作時間（すなわち、動作スピード）が測定さ
れ、この測定結果がイニシヤルタツチデータITD
としてラツチ１１から出力される。

次に、キーが離された場合は、キースイツチ３
の可動接点３ａが端子ａを離れてから端子ｂに達
するまでの間、カウンタ９がクロツクパルスφの
カウントを行う。そして、可動接点３ａが端子ｂ
に達し、共通端子ｃに得られる“０”信号がアン
ドゲート６および微分回路４へ各々供給される
と、カウンタ９のカウントが停止し、また、微分
回路４からパルス信号P₁が出力される。このパ
ルス信号P₁はラツチ１０のロード端子Ｌへ供給
されると共に、オアゲート７を介してＤ−FF８
へ供給される。ラツチ１０のロード端子Ｌへパル
ス信号P₁が供給されると、カウンタ９のカウン
ト出力がラツチ１０に読込まれ、リリースタツチ
データRTDとして出力される。また、Ｄ−FF８
の入力端へパルス信号P₁が供給されると、この
時点からクロツクパルスφの１ビツトタイム後に
Ｄ−FF８の出力端からパルス信号が出力され、
これにより、カウンタ９がリセツトされる。こう
してキーオフ時のキーの動作スピードが測定さ
れ、この測定結果がリリースタツチデータRTD
としてラツチ１０から出力される。

次に、第１図において押鍵検出・単音優先回路
（以下、押鍵検出回路と略称する）１３は、鍵盤
１の各キーに各々対応して設けられたキースイツ
チ３（第２図参照）の端子ａを順次走査すること
により、各キーのオン／オフ状態をチエツクし、
１個のキーのみがオン状態にあつた場合は、同キ
ーのキーコードKCを記憶して出力し、また、複
数のキーが同時にオン状態にあつた場合は、オン
状態にあるキーの内の例えば最高音キーのキーコ
ードKCを記憶し周波数情報メモリ１４へ出力す
る。また、この押鍵検出回路１３は鍵盤１のいず
れかのキーがオンとされた場合に、同キーのオン
時間に等しいパルス幅を有するキーオン信号
KON（“１”信号）をエンベロープジエネレータ
（以下、EGと略称する）１７の端子T₁へ出力す
る。

周波数情報メモリ１４は、予め各キーの音高に
対応する周波数ナンバＦを記憶しているメモリで
あり、押鍵検出回路１３からキーコードKCが供
給されると、同キーコードKCに対応する周波数
ナンバＦをポルタメント制御回路１５へ出力す
る。なお、周波数ナンバＦはキーの音高が高くな
るほど大きな値となる。

ポルタメント制御回路１５は発生楽音にポルタ
メント効果を付与するためのもので、ポルタメン
トスイツチ１５ａがオフ状態の時は周波数情報メ
モリ１４から出力される周波数ナンバＦをそのま
ま周波数ナンバF′として出力し、また、ポルタメ
ントスイツチ１５ａがオン状態の時は、順次変化
する周波数ナンバF′を出力する。すなわち、この
ポルタメント制御回路１５は、内部に周波数ナン
バＦが記憶されるメモリを有して構成されるもの
で、次の様に動作する。例えば今、キーK₁（周波
数ナンバF₁とする）がオフとされ、次いでキー
K₂（周波数ナンバF₂とし、またF₂＞F₁とする）が
オンとされたとする。この場合、キーK₁がオフ
とされた時点において上記メモリには周波数ナン
バF₁が記憶されている。そして、キーK₂がオン
とされ、周波数情報メモリ１４から周波数ナンバ
F₂が出力されると、ポルタメント制御回路１５
は、第３図に曲線L₁にて示すように周波数ナン
バF₁から周波数ナンバF₂に向つて順次指数関数
的に変化する周波数ナンバF′を発生し、トーンジ
エネレータ（以下、TGと略称する）１６へ出力
する。この場合、周波数ナンバF′の変化速度（ポ
ルタメントスピード）がキーK₁のオフ時のリリ
ースタツチデータRTDによつて制御される。す
なわち、リリースタツチデータRTDが大の時は、
第３図に破線L₂にて示すように周波数ナンバ
F′の変化速度が小となり、一方、リリースタツチ
データRTDが小の時は、第３図に破線L₁にて示
すように周波数ナンバF′の変化速度が大となる。
なお、このポルタメント制御回路１５は従来から
周知の回路であり、例えば特開昭54−107722号公
報に詳細に開示されている。

また、周波数ナンバF′の変化速度を変えるに
は、周波数ナンバF′の出力周期を決めるポルタメ
ントクロツクの周期を変えてもよいし、あるい
は、順次変化する周波数ナンバF′を作成する際の
演算定数を変えてもよい。

ここで、タツチ検出回路２においては、押鍵検
出回路１３の単音選択機能に関連して、検出した
各キーのデータITDおよびRTDの中から回路１
３から出力されるキーコードKCにより該キーコ
ードKCが示すキーのタツチデータITDおよび
RTDのみを選択して出力するようになつている。

TG１６は例えば波形メモリ読出し方式のトー
ンジエネレータであり、周波数ナンバF′を順次繰
返し累算し、この累算結果に基づいて内部の波形
メモリから楽音波形データを読出し、この読出し
た楽音波形データにEG１７から供給されるエン
ベロープデータEDも乗算し、さらに、この乗算
結果をアナログ信号に変換し、楽音信号としてフ
イルタ１８へ出力する。この場合、周波数ナンバ
F′が一定値の時は、同周波数ナンバF′に対応する
周波数の楽音信号が発生し、また、周波数ナンバ
F′が第３図に示すように順次変化する場合は、周
波数が周波数ナンバF′にしたがつて順次変化する
楽音信号が発生する（楽音信号にポルタメント効
果が付与される）。また、このTG１６は、離鍵
後の楽音信号の減衰時（サステイン時）におい
て、その端子T₂へ供給されるリリースタツチデ
ータRTDの大きさに応じて周波数ナンバF′をわ
ずかに小とし、これにより、サステイン時におけ
る楽音信号の周波数をリリースタツチデータ
RTDに応じてわずかに下げるようになつている。

エンベロープジエネレータ１７はキーオン信号
KON、リリースタツチデータRTD、イニシヤル
タツチデータITDに基づいてエンベロープデータ
EDを発生する回路であり、その詳細を第４図に
示し、また、エンベロープ波形の一例を第５図イ
に示す。なお、第５図ロは第５図イに示すエンベ
ロープ波形に対応するキーオン信号KONを示し
ている。第５図イにおいて、符号S₀〜S₄は各々エ
ンベロープ波形のステート（状態）を示す符号で
あり、符号S₀は無音状態（キーオフ状態）を示
し、S₁〜S₄は各々エンベロープ波形のアタツク
部、デイケイ部、持続部、サステイン部を示して
いる。次に、第４図においてエンベロープレート
メモリ２１はステートS₀〜S₄に各々対応して５種
類のレートデータRD「０」、「α₁」、「α₂」、「０」
、
「α₃」が予め記憶されているメモリであり、各レ
ートデータRDはステート制御回路２２から出力
されるステートデータSTに応じて読出され、レ
ート変換回路２３へ供給される。レート変換回路
２３は、レートデータRDを、タツチ検出回路２
（第１図）から供給されるリリースタツチデータ
RTD、イニシヤルタツチデータITDおよびステ
ート制御回路２２から供給されるステートデータ
STに基づいて適宜変換し、レートデータRD′と
して演算回路２４の第２入力端へ出力する。すな
わち、このレート変換回路２３は、ステートデー
タSTとしてステートS₀を示すデータが供給され
た場合は、レートデータRD「０」をそのまま出
力し、ステートS₁を示すデータが供給された場合
は、レートデータRD「α₁」をイニシヤルタツチ
データITDの大きさに応じて変換して出力し、ス
テートS₂およびS₃を示すデータが各々供給された
場合は、レートデータRD「α₂」、「０」をそのま
ま出力し、また、ステートS₄を示すデータが供給
された場合は、レートデータRD「α₃」をリリー
スタツチデータRTDの大きさに応じて変換して
出力する。ここで、ステートデータSTとしてス
テートS₁を示すデータが供給された場合、イニシ
ヤルタツチデータITDの値が大になるほど、出力
されるレートデータRD′の値が大になる。また、
ステートデータSTとしてステートS₄を示すデー
タが供給された場合、リリースタツチデータ
RTDの値が大になるほど、出力されるレートデ
ータRD′の値が小になる。

演算回路２４は、その第１入力端へ供給される
データと、第２入力端へ供給されるレートデータ
RD′とを加算または減算する回路であり、その端
子Ａ／Ｓへステート制御回路２２から信号C₁と
して“１”信号が供給された場合は、両入力端へ
供給されるデータを加算して出力し、また、信号
C₁として“０”信号が供給された場合は、第１
入力端のデータから第２入力端のデータを減算し
て出力する。この演算回路２４から出力されたデ
ータは、Ｄ−FF（ｎビツト）２５の入力端へ供給
される。Ｄ−FF２５はクロツクパルスφ₁が供給
される毎に演算回路２４の出力データを読込み、
読込んだデータをエンベロープデータEDとして
演算回路２４の第１入力端、比較回路２６の入力
端子ＢおよびTG１６（第１図）へ出力する。

他方、エンベロープレベルメモリ２７は３種類
のレベルデータLD「０」、「β₁」、「β₂」が予め記憶
されているメモリであり、ステートデータSTが
ステートS₀，S₃，S₄を示すデータの場合はレベル
データLD「０」を出力し、また、ステートデータ
STがステートS₁，S₂を示すデータの場合は各々、
レベルデータLD「β₁」、「β₂」を出力する。ここ
で、レベルデータLD「β₁」は第５図に示すように
アタツク部S₁の最大値のレベルを示すデータであ
り、また、レベルデータLD「β₂」は持続部S₃のレ
ベルを示すデータである。

レベル変換回路２８は、エンベロープレベルメ
モリ２７からレベルデータLD「０」および「β₂」
が出力された場合（すなわち、ステートデータ
STがステートS₀，S₂〜S₄を示すデータの場合）
は、出力されたデータをそのままレベルデータ
LD′として比較回路２６の入力端子Ａへ出力し、
また、エンベロープレベルメモリ２７からレベル
データLD「β₁」が出力された場合（ステートデー
タSTがステートS₁を示すデータの場合）は、レ
ベルデータLD「β₁」をイニシヤルタツチデータ
ITDの値に応じて変換し、レベルデータLD′とし
て出力する。この場合、イニシヤルタツチデータ
ITDの値が大になればなるほど、レベルデータ
LD′が大となる。

比較回路２６はその両入力端子Ａ，Ｂへ各々供
給されるデータが一致した場合に、一致信号EQ
（“１”信号）をステート制御回路２２へ出力す
る。ステート制御回路２２はキーオン信号KON
および一致信号EQに基づいてステートデータST
および信号C₁を出力する回路であり、詳細は以
下に述べる。

次に、第４図に示す回路の動作を説明する。な
お、Ｄ−FF２５は初期状態においてリセツトさ
れているものとする。

まず、鍵盤１の全てのキーがオフ状態にあり、
キーオン信号KONが“０”信号にある場合（ス
テートS₀）は、ステート制御回路２２がステート
データSTとしてステートS₀を示すデータを出力
し、また、信号C₁として“１”信号を出力する。
ステート制御回路２２からステートS₀を示すステ
ートデータSTが出力され、エンベロープレート
メモリ２１およびレート変換回路２３へ供給され
ると、エンベロープレートメモリ２１からレート
データRD「０」が出力され、したがつて、レー
ト変換回路２３からレートデータRD′「０」が出
力され、演算回路２４の第２入力端へ供給され
る。演算回路２４はＤ−FF２５から出力されて
いるエンベロープデータED（この場合「０」）と
レートデータRD′「０」とを加算しこの加算結果
「０」をＤ−FF２５の入力端へ供給する。このＤ
−FF２５の入力端へ供給されたデータ「０」は
クロツクパルスφ₁に基づいてＤ−FF２５に読込
まれ、出力端子Ｑから出力される。すなわち、ス
テートS₀においては、Ｄ−FF２５からエンベロ
ープデータED「０」が出力され、TG１６へ供給
される。

次に、鍵盤１のキーが操作され、キーオン信号
KONが“１”信号に立上ると、ステート制御回
路２２がステートS₁を示すステートデータSTを
出力すると共に、信号C₁として“１”信号を出
力する。ステート制御回路２２からステートS₁を
示すステートデータSTが出力されると、エンベ
ロープレートメモリ２１からレートデータRD
「α₁」が出力され、レート変換回路２３へ供給さ
れる。レート変換回路２３はレートデータRD
「α₁」をイニシヤルタツチデータITDに基づいて
変換し、レートデータRD′「α′₁」として演算回路
２４へ出力する。演算回路２４は、この時点にお
けるエンベロープデータED「０」に「α′₁」を加
算し、この加算結果「α′₁」をＤ−FF２５へ出力
する。このデータ「α′₁」は次のクロツクパルス
φ₁によつてＤ−FF２５に読込まれ、エンベロー
プデータEDとしてTG１６および演算回路２４
の第１入力端へ供給される。演算回路２４の第１
入力端へエンベロープデータED「α′₁」が供給さ
れると、演算回路２４からデータ「2α′₁」が出力
され、Ｄ−FF２５へ供給される。このデータ
「2α′₁」は次のクロツクパルスφ₁によつてＤ−FF
２５に読込まれ、その出力端子Ｑからエンベロー
プデータEDとして出力される。以下同様にして、
クロツクパルスφ₁がＤ−FF２５へ供給される毎
に、Ｄ−FF２５から順次増加するエンベロープ
データED「3α′₁」、「4α′₁」…が順次出力され、
TG１６へ供給される。

一方、ステートS₁を示すステートデータSTが
ステート制御回路２２から出力され、エンベロー
プレベルメモリ２７へ供給されると、同メモリ２
７からレベルデータLD「β₁」が出力され、レベル
変換回路２８へ供給される。レベル変換回路２８
は、レベルデータLD「β₁」をイニシヤルタツチデ
ータITDに基づいて変換し、レベルデータ
LD′「β′₁」として比較回路２６の入力端子Ａへ出
力する。比較回路２６は、レベルデータLD′「β′₁」
と、順次増加するエンベロープデータEDとを比
較し、エンベロープデータEDがレベルデータ
LD′「β′₁」に一致した時点で一致信号EQ（“１”信
号）をステート制御回路２２へ出力する。

一致信号EQがステート制御回路２２へ供給さ
れると、ステート制御回路２２がステートデータ
STとしてステートS₂を示すデータを出力し、ま
た、信号C₁として“０”信号を出力する。ステ
ート制御回路２２からステートS₂を示すステート
データSTが出力されると、エンベロープレート
メモリ２１からレートデータRD「α₂」が出力さ
れ、したがつて、レート変換回路２３からレート
データRD′「α₂」が出力され、演算回路２４の第
２入力端へ供給される。また、エンベロープレー
トメモリ２７からはレベルデータLD「β₂」が出力
され、したがつて、レベル変換回路２８からレベ
ルデータLD′「β₂」が出力され、比較回路２６の
入力端子Ａへ供給される。演算回路２４の第２入
力端へレートデータRD′「α₂」が供給され、また、
端子Ａ／Ｓへ信号C₁として“０”信号が供給さ
れると、演算回路２４は、この時のエンベロープ
データED（「K₁α′₁」とする）から「α₂」を減算
し、この減算結果「K₁α′₁−α₂」をＤ−FF２５の
入力端へ供給する。このデータ「K₁α′₁−α₂」は
次のクロツクパルスφ₁によつてＤ−FF２５に読
込まれ、エンベロープデータEDとして演算回路
２４の第１入力端およびTG１６へ供給される。
演算回路２４の第１入力端へエンベロープデータ
ED「K₁α′₁−α₂」が供給されると、演算回路２４
からデータ「K₁α′₁−α₂−α₂＝K₁α′₁−2α₂」が出
力され、Ｄ−FF２５へ供給される。このデータ
「K₁α′₁−2α₂」は次のクロツクパルスφ₁によつて
Ｄ−FF２５に読込まれ、エンベロープデータED
として出力される。以後、クロツクパルスφ₁が
Ｄ−FF２５へ供給される毎に、順次減少するエ
ンベロープデータED「K₁α′₁−3α₂」、「K₁α′₁−
4α₂」…がＤ−FF２５の出力端子Ｑから出力され
る。そして、エンベロープデータEDが比較回路
２６の入力端子Ａへ供給されているレベルデータ
LD′「β₂」に一致すると（この時のエンベロープ
データEDをデータEDa（＝β₂）とする）、比較回
路２６から一致信号EQが出力され、ステート制
御回路２２へ供給される。

一致信号EQがステート制御回路２２へ供給さ
れると、ステート制御回路２２がステートデータ
STとしてステートS₃を示すデータを出力し、ま
た、信号C₁として“０”信号を出力する。以後、
ステート制御回路２２は、キーオン信号KONが
“０”信号に立下るまで上述したステートデータ
STおよび信号C₁を連続的に出力する。ステート
制御回路２２からステートS₃を示すステートデー
タSTが出力されると、エンベロープレートメモ
リ２１からレートデータRD「０」が出力され、
したがつて、レート変換回路２３からレートデー
タRD′「０」が出力され、演算回路２４の第２入
力端へ供給される。この時、演算回路２４の第１
入力端へは前述したデータEDaが供給されてお
り、したがつて、演算回路２４からデータEDaが
出力され、Ｄ−FF２５へ供給される。このデー
タEDaは次のクロツクパルスφ₁によつてＤ−FF
２５に読込まれ、出力端子Ｑから出力される。以
後、クロツクパルスφ₁がＤ−FF２５へ供給され
る毎にデータEDaがＤ−FF２５に読込まれ、し
たがつて、TG１６へはエンベロープデータED
としてデータEDaが連続的に供給される。

次に、キーオン信号KONが“０”信号に立下
ると、ステート制御回路２２がステートデータ
STとしてステートS₄を示すデータを出力し、ま
た、信号C₁として“０”信号を出力する。ステ
ート制御回路２２からステートS₄を示すステート
データSTが出力されると、エンベロープレート
メモリ２１からレートデータRD「α₃」が出力さ
れ、レート変換回路２３へ供給される。レート変
換回路２３はレートデータRD「α₃」をリリース
タツチデータRTDの大きさに応じて変換し、レ
ートデータRD′「α′₃」として演算回路２４の第２
入力端へ供給する。以後、前述したステートS₂の
場合と同様に、Ｄ−FF２５から順次減少するエ
ンベロープデータED「EDa−α′₃」、「EDa−2α′₃」
、
「EDa−3α′₃」…が出力され、TG１６へ供給され
る。一方、ステート制御回路２２からステートS₄
を示すステートデータSTが出力されると、エン
ベロープレベルメモリ２７からレベルデータLD
「０」が出力され、したがつて、レベル変換回路
２８からレベルデータLD′「０」が出力され、比
較回路２６の入力端子Ａへ供給される。そして、
エンベロープデータEDが順次減少し、「０」にな
ると、比較回路２６から一致信号EQが出力され、
ステート制御回路２２へ供給される。ステート制
御回路２２はこの一致信号EQを受け、ステート
データSTとしてステートS₀を示すデータを出力
し、また、信号C₁として“１”信号を出力する。
こうして、初期状態に戻る。

以上が第４図に示す回路の動作である。以上の
動作において、イニシヤルタツチデータITDが大
になると、レート変換回路２３から出力されるレ
ートデータRD′「α′₁」が大になり、この結果、第
５図イに破線H₁にて示すようにアタツク部S₁の
立上りの傾きが急峻になる。また、イニシヤルタ
ツチデータITDが大になると、レベル変換回路２
８から出力されるレベルデータLD′「β′₁」が大に
なり、同図に示すようにアタツク部S₁の最大値が
大になる。また、リリースタツチデータRTDが
大になると、レート変換回路２３から出力される
レートデータRD′「α′₃」が小となり、この結果、
第５図イに破線H₂にて示すように、サステイン
部S₄の傾きがゆるやかになる。

次に、再び第１図に戻ると、フイルタ１８は
TG１６から出力される楽音信号（アナログ信
号）をフイルタリングするもので、そのカツトオ
フ周波数がリリースタツチデータRTDによつて
制御される。すなわち、このフイルタ１８は例え
ばVCF（電圧コントロールフイルタ）およびリリ
ースタツチデータRTDをアナログ信号に変換す
るＤ／Ａ（デイジタル／アナログ）変換器から構
成され、このＤ／Ａ変換器の出力によつてVCF
が制御される。そして、このフイルタ１８を通過
した楽音信号がサウンドシステム３１へ供給さ
れ、楽音として発音される。

以上が第１図に示す電子楽器の詳細である。な
お、上述した実施例においては、トランスフア型
のキースイツチ３（第２図）を用いているが、こ
れに変えて、キー操作に応じて２個の接点が時間
差をもつて接続される２段接点型キースイツチを
用い、各接点が接続される間の時間差を測定して
イニシヤルタツチデータITD、リリースタツチデ
ータRTDを得るようにしてもよい。

また、上述した実施例においては、イニシヤル
タツチデータITD、リリースタツチデータRTD
を各々デイジタル回路によつて求めているが、コ
ンデンサの充放電時間を利用したアナログ回路に
よつて求めてもよい。

また、上述した実施例はデイジタル技術によつ
て楽音信号を形成しているが、この発明はアナロ
グ技術によつて楽音信号を形成する電子楽器に適
用することも勿論可能である。この場合、ポルタ
メント制御回路は操作キーに対応する電圧を積分
する積分回路を用いて構成されるが、この積分回
路の時定数をリリースタツチデータに応じて変化
させれば、実施例と同様の効果を得ることができ
る。

さらに、上述した実施例は単音の電子楽器であ
るが、この発明を複音の電子楽器に適用すること
も勿論可能である。

以上説明したように、この発明によれば鍵盤の
キーの離鍵時の動作スピードを検出する検出手段
と、この検出手段の出力に応じて楽音信号を変化
させる制御手段とを設けたので、演奏者が離鍵時
のキータツチを変えることによつて発生楽音を
種々変化させることができ、この結果、従来のも
のより演奏効果の優れた電子楽器を提供すること
ができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図は同実施例におけるタツチ検出回
路２の詳細を示すブロツク図、第３図は同実施例
におけるポルタメント制御回路１５から出力され
る周波数ナンバF′の変化曲線の一例を示す図、第
４図は同実施例におけるEG１７の詳細を示すブ
ロツク図、第５図イはエンベロープ波形の一例を
示す波形図、同図ロはイに示すエンベロープ波形
に対応するキーオン信号KONを示す波形図であ
る。１……鍵盤、２……タツチ検出回路、３……キ
ースイツチ、４……微分回路、６……アンドゲー
ト、９……カウンタ、１０……ラツチ、１３……
押鍵検出・単音優先回路、１４……周波数情報メ
モリ、１５……ポルタメント制御回路、１６……
TG（トーンジエネレータ）、１７……EG（エンベ
ロープジエネレータ）、１８……フイルタ。

Claims

【特許請求の範囲】１鍵盤と、この鍵盤のキーの押鍵に対応する楽
音信号を形成する楽音信号形成手段とを具備する
電子楽器において、前記鍵盤のキーの離鍵時の動
作スピードを検出する検出手段と、この検出手段
の出力に応じて前記楽音信号を変化させる制御手
段とを具備してなる電子楽器。２前記制御手段は、前記検出手段の出力に応じ
て前記楽音信号の減衰時間を変化させることを特
徴とする特許請求の範囲第１項記載の電子楽器。３前記楽音信号形成手段はポルタメント制御部
を具備し、前記制御手段は前記検出手段の出力に
応じてポルタメントスピードを変化させることを
特徴とする特許請求の範囲第１項または第２項記
載の電子楽器。