JPS633509A - バイアス電流補償回路 - Google Patents
バイアス電流補償回路Info
- Publication number
- JPS633509A JPS633509A JP62151033A JP15103387A JPS633509A JP S633509 A JPS633509 A JP S633509A JP 62151033 A JP62151033 A JP 62151033A JP 15103387 A JP15103387 A JP 15103387A JP S633509 A JPS633509 A JP S633509A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- pair
- capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000007599 discharging Methods 0.000 claims description 5
- 238000011084 recovery Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
Landscapes
- Details Of Television Scanning (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、特に鋸波発生器のためのバイアス電流回復
回路に関するものである。
回路に関するものである。
既知のように、鋸波発生器は、設定可能な値の電流源に
より外部から制御されかつ短パルス(例えば第1図参照
)によりオンにスイッチされる制御エレメント、典型的
にはトランジスタにも接続されるコンデンサに給電する
電流源段(通常電流ミラー)を−般に含む回路である。
より外部から制御されかつ短パルス(例えば第1図参照
)によりオンにスイッチされる制御エレメント、典型的
にはトランジスタにも接続されるコンデンサに給電する
電流源段(通常電流ミラー)を−般に含む回路である。
したがって、トランジスタがOFFである位相間では、
電流ミラー回路はこのように線形的に充電されるコンデ
ンサに設定電流を給送し、またコンデンサのON状態放
電における制御トランジスタとの短い間隔の間、前記ト
ランジスタを介して生じる。このような回路では、動作
周波数は実際に方程式1式% により制御され、ここではIは電流源段を介するコンデ
ンサ装荷電流であり、Cはコンデンサの容量であり、Δ
Vはコンデンサを介する電圧変化であり、またtは、放
電が充電よりずっと速いので実際に期間Tと一致する充
電時間である。
電流ミラー回路はこのように線形的に充電されるコンデ
ンサに設定電流を給送し、またコンデンサのON状態放
電における制御トランジスタとの短い間隔の間、前記ト
ランジスタを介して生じる。このような回路では、動作
周波数は実際に方程式1式% により制御され、ここではIは電流源段を介するコンデ
ンサ装荷電流であり、Cはコンデンサの容量であり、Δ
Vはコンデンサを介する電圧変化であり、またtは、放
電が充電よりずっと速いので実際に期間Tと一致する充
電時間である。
さらに、既知のようにデータデイスプレィで用いられる
Y軸のための鋸波発生器回路では、精度および温度安定
度に関する性能は、他の形式の回路に関して、特に標準
テレビジョン回路に関して、より良くなければならない
。特に、10m5と20aSとの間である期間Tを用い
て鋸波発生器を設計するために、コンデンサC−100
−200nFを用いて、所要の鋸形を達成するように幾
分小さい値を有する電流でこのコンデンサを充電し、か
つそれから比較的高い電流でそれを放電することが必要
である。データデイスプレィ回路では、上記の方程式に
現われるコンデンサの値は、考えられる応用に対して基
本的なものである優れた温度安定度、公称値に関する低
い公差、および当然あまり高すぎないコストという必要
条件により決定される。したがって、正確な動作周波数
を得るために、電流源回路を介してコンデンサに与えら
れる電流工が、線形的にコンデンサを負荷するものに全
く等しいことが必要である。主題に関して、上記の方程
式に含まれる変数の値のために、電流Iは10μAと1
00μAとの間であり、かつそれゆえに幾分小さく、か
つそれにより回路の動作周波数全体をこのように変化さ
せ得る外部的影響に特に応答することが強調されるべき
である。
Y軸のための鋸波発生器回路では、精度および温度安定
度に関する性能は、他の形式の回路に関して、特に標準
テレビジョン回路に関して、より良くなければならない
。特に、10m5と20aSとの間である期間Tを用い
て鋸波発生器を設計するために、コンデンサC−100
−200nFを用いて、所要の鋸形を達成するように幾
分小さい値を有する電流でこのコンデンサを充電し、か
つそれから比較的高い電流でそれを放電することが必要
である。データデイスプレィ回路では、上記の方程式に
現われるコンデンサの値は、考えられる応用に対して基
本的なものである優れた温度安定度、公称値に関する低
い公差、および当然あまり高すぎないコストという必要
条件により決定される。したがって、正確な動作周波数
を得るために、電流源回路を介してコンデンサに与えら
れる電流工が、線形的にコンデンサを負荷するものに全
く等しいことが必要である。主題に関して、上記の方程
式に含まれる変数の値のために、電流Iは10μAと1
00μAとの間であり、かつそれゆえに幾分小さく、か
つそれにより回路の動作周波数全体をこのように変化さ
せ得る外部的影響に特に応答することが強調されるべき
である。
実際、コンデンサにかかり存在するハイのインピーダン
スの信号は、ローのインピーダンスの出力を有するセパ
レータ回路またはバッファにより下流ユーザ段に給送さ
れ、そのためこれらの段は必要に応じてそれを利用しか
つそれを処理し得る。
スの信号は、ローのインピーダンスの出力を有するセパ
レータ回路またはバッファにより下流ユーザ段に給送さ
れ、そのためこれらの段は必要に応じてそれを利用しか
つそれを処理し得る。
しかしながら、(第1図でも例示される)バッファ段は
そのバイアス電流のためコンデンサに給送される充電電
流にエラーを導入する。典型的には、バッファ段により
生じられるエラーは、電流源段により与えられる電流に
加算されるかまたはそれから減算されるPNPまたはN
PN トランジスタのベース電流によるものであり、か
つ電流の低い値により、コンデンサの充電傾斜、かっこ
うして最終的に、得られる信号の周波数にかなりの影響
を及ぼす。
そのバイアス電流のためコンデンサに給送される充電電
流にエラーを導入する。典型的には、バッファ段により
生じられるエラーは、電流源段により与えられる電流に
加算されるかまたはそれから減算されるPNPまたはN
PN トランジスタのベース電流によるものであり、か
つ電流の低い値により、コンデンサの充電傾斜、かっこ
うして最終的に、得られる信号の周波数にかなりの影響
を及ぼす。
温度が増加するにつれて前記ベース電流は一定のままで
なくなるが、周波数ドリフトを発生する電流利得りや。
なくなるが、周波数ドリフトを発生する電流利得りや。
の温度依存によりそれとともに変化するという事実によ
り、さらに問題が増える。
り、さらに問題が増える。
発生器回路の動作周波数上にバッファ段のバイアス電流
により導入されるエラーの聞届を解決するために、たと
えばダーリントン形状で互いに接続された1対のトラン
ジスタとしてバッファ段を設計し、それによって充電コ
ンデンサ上のベース電流の影響を減じるという試みがな
された。しかしながら、この解決はダーリントンのベー
ス電流により導入される残余のエラーにより、かっとり
わけ、いずれにせよこの電流が回路の動作温度にしたが
って周波数変化を生じる温度変化に今なお応答するとい
う事実に対して満足いくものでないことがわかった。
により導入されるエラーの聞届を解決するために、たと
えばダーリントン形状で互いに接続された1対のトラン
ジスタとしてバッファ段を設計し、それによって充電コ
ンデンサ上のベース電流の影響を減じるという試みがな
された。しかしながら、この解決はダーリントンのベー
ス電流により導入される残余のエラーにより、かっとり
わけ、いずれにせよこの電流が回路の動作温度にしたが
って周波数変化を生じる温度変化に今なお応答するとい
う事実に対して満足いくものでないことがわかった。
この状態が与えられると、この発明の狙いは、特に先行
技術の不利な点をなくする鋸波発生器のためのバイアス
電流回復回路を提供することである。
技術の不利な点をなくする鋸波発生器のためのバイアス
電流回復回路を提供することである。
この狙いの範囲内では、この発明の特定の目的はバッフ
ァ段のベース電流により導入されるエラーを補償し、こ
うして外部に設定された電流とコンデンサ充電電流との
間の正確な関係を得る回復回路を提供することである。
ァ段のベース電流により導入されるエラーを補償し、こ
うして外部に設定された電流とコンデンサ充電電流との
間の正確な関係を得る回復回路を提供することである。
この発明の他の目的は、動作温度に伴なう周波数変化の
補償を有する回復回路を提供することである。
補償を有する回復回路を提供することである。
この発明のさらに他の目的は、既知の回路のものと同等
の生産コストを有するように、概念的に簡単であり、少
数の構成要素の利用を必要とし、かつ分野において既知
の方法および機械を困難なく利用して集積化され得る回
路を提供することである。
の生産コストを有するように、概念的に簡単であり、少
数の構成要素の利用を必要とし、かつ分野において既知
の方法および機械を困難なく利用して集積化され得る回
路を提供することである。
以下で明らかになる上記の狙いおよび目的は、特に鋸波
発生器のためのバイアス電流補償回路により達成され、
それは以下のものを含む、すなわち調整可能値充電電流
を外部エレメント、特にコンデンサに給送するための制
御可能電流源段と、コンデンサの充放電を交互にかつ周
期的に制御するためにコンデンサに接続するための制御
エレメントと、コンデンサに接続し、かつその充放電の
間コンデンサにより発生される鋸波電圧をそこから受取
るためのバッファ段とを含み、前記バッファ段はエラー
電流をコンデンサから受取り、またはコンデンサに与え
、前記バッファ段および前記電流源段に接続され、コン
デンサに与えられるかまたはコンデンサから受取られる
前記エラー電流を検出し、かつ前記電流源段により発生
される電流を、検出されるエラー電流の値に実質的に等
しい量だけそれぞれ減じるかまたは増加させるための電
流センサを特徴とする。
発生器のためのバイアス電流補償回路により達成され、
それは以下のものを含む、すなわち調整可能値充電電流
を外部エレメント、特にコンデンサに給送するための制
御可能電流源段と、コンデンサの充放電を交互にかつ周
期的に制御するためにコンデンサに接続するための制御
エレメントと、コンデンサに接続し、かつその充放電の
間コンデンサにより発生される鋸波電圧をそこから受取
るためのバッファ段とを含み、前記バッファ段はエラー
電流をコンデンサから受取り、またはコンデンサに与え
、前記バッファ段および前記電流源段に接続され、コン
デンサに与えられるかまたはコンデンサから受取られる
前記エラー電流を検出し、かつ前記電流源段により発生
される電流を、検出されるエラー電流の値に実質的に等
しい量だけそれぞれ減じるかまたは増加させるための電
流センサを特徴とする。
この発明のさらなる特徴および利点は、添付の図面にお
いて非制限的例としてのみ例示された、好ましいが排他
的ではない実施例の説明から明らかになる。
いて非制限的例としてのみ例示された、好ましいが排他
的ではない実施例の説明から明らかになる。
既知の発生器を例示する第3図をまず参照するべきであ
る。
る。
見られ得るように、回路は2個の段、かつより正確には
鋸電圧源段1、および下流で前記のものに接続され、デ
ータデイスプレィにおいて用いるのに所要のローのイン
ピーダンスの鋸信号を出力で与えるようにセパレータと
して作用するバッファ段2を実質的に含む。
鋸電圧源段1、および下流で前記のものに接続され、デ
ータデイスプレィにおいて用いるのに所要のローのイン
ピーダンスの鋸信号を出力で与えるようにセパレータと
して作用するバッファ段2を実質的に含む。
詳細には、回路は、トランジスタT、ないしT4により
ここで作られる電流ミラー回路の制御分岐3に接続され
た外部電流源Iを含む。既知のように、この種の電流ミ
ラー回路では(典型的には外部の)電流源Iを介して設
定されかつ制御分岐3に給送される電流は、制御された
分岐4を介して鏡面反射され、かつ制御トランジスタT
、にさらに接続されたコンデンサCに与えられる。トラ
ンジスタT、は、信号がVlで示されかつ第2図で例示
された同期段を介してしきい値スイッチによりそのベー
ス端子上で制御される。したがって、トランジスタT、
がOFF状態であるとき、コンデンサは、線形的に充電
するように電流源工を介して設定され、かつ制御された
分岐4により給送される充電電流を受取り、またトラン
ジスタT。
ここで作られる電流ミラー回路の制御分岐3に接続され
た外部電流源Iを含む。既知のように、この種の電流ミ
ラー回路では(典型的には外部の)電流源Iを介して設
定されかつ制御分岐3に給送される電流は、制御された
分岐4を介して鏡面反射され、かつ制御トランジスタT
、にさらに接続されたコンデンサCに与えられる。トラ
ンジスタT、は、信号がVlで示されかつ第2図で例示
された同期段を介してしきい値スイッチによりそのベー
ス端子上で制御される。したがって、トランジスタT、
がOFF状態であるとき、コンデンサは、線形的に充電
するように電流源工を介して設定され、かつ制御された
分岐4により給送される充電電流を受取り、またトラン
ジスタT。
のベース上のパルスでトランジスタT、がオンにスイッ
チし、第2図においてVで例示された波形を得るように
そのトランジスタT5を介してコンデンサCの迅速な放
電を生じる結果となる。バッファ段2がない場合、充電
時間t、かつそれゆえに(トランジスタT、の制御パル
スの持続期間が過度に強調された図面における)第1の
ものと実際に一致する全期間Tは上記の方程式により決
定される。しかしながら、先行技術により、第3図の簡
単な例において、そのベースがコンデンサCの端子に接
続されたPNP トランジスタT8、およびそのベース
がT、のエミッタに接続されたNPNトランジスタT7
からなるバッファ段2はエラーを導入する。実際、T、
のバイアス電流は電流ミラーにより与えられる電流にそ
れ自体を加え、動作周波数にエラーを導入し、動作温度
が変化するにつれてこのエラーの量もさらに変化する。
チし、第2図においてVで例示された波形を得るように
そのトランジスタT5を介してコンデンサCの迅速な放
電を生じる結果となる。バッファ段2がない場合、充電
時間t、かつそれゆえに(トランジスタT、の制御パル
スの持続期間が過度に強調された図面における)第1の
ものと実際に一致する全期間Tは上記の方程式により決
定される。しかしながら、先行技術により、第3図の簡
単な例において、そのベースがコンデンサCの端子に接
続されたPNP トランジスタT8、およびそのベース
がT、のエミッタに接続されたNPNトランジスタT7
からなるバッファ段2はエラーを導入する。実際、T、
のバイアス電流は電流ミラーにより与えられる電流にそ
れ自体を加え、動作周波数にエラーを導入し、動作温度
が変化するにつれてこのエラーの量もさらに変化する。
さて、この発明の一実施例を例示する第1図を参照する
べきである。詳細には、第1図の回路は、バッファ段の
バイアス電流を検出するようにバ、ソファ段に接続され
、かつさらに電流ミラー段に接続された電流センサを設
けることを除いて、バッファ回路により生じられるエラ
ーを補償するように電流ミラー自体により与えられる電
流の対応しかつ逆の変化を生じるために、先行技術によ
るものと一般的に一致する。
べきである。詳細には、第1図の回路は、バッファ段の
バイアス電流を検出するようにバ、ソファ段に接続され
、かつさらに電流ミラー段に接続された電流センサを設
けることを除いて、バッファ回路により生じられるエラ
ーを補償するように電流ミラー自体により与えられる電
流の対応しかつ逆の変化を生じるために、先行技術によ
るものと一般的に一致する。
このように、第1図においては第3図の回路に対応する
部分は同じ参照数字で示される。詳細には、回路はトラ
ンジスタT、ないしT、により形成される電流ミラーを
制御する外部電流源1を含む。特定的には、トランジス
タT、はそのエミッタ端子が抵抗器R4を介して電源電
圧VCCに、かつそのベース端子が、抵抗器R2を介し
て電源電圧VCCにも接続されるさらなるトランジスタ
T2に接続される。さらに、トランジスタT2は、その
ベースとそのコレクタとの間の短絡接続によりダイオー
ド接続される。トランジスタT、は、そのコレクタ端子
が、トランジスタT、とともに電流ミラーの制御分岐を
形成するさらなるトランジスタT、のエミッタ端子にさ
らに接続される。トランジスタTaはそれからコレクタ
端子が電流源Iに接続され、かつそのベース端子とその
コレクタ端子との間の短絡接続のためダイオード形状に
なる。
部分は同じ参照数字で示される。詳細には、回路はトラ
ンジスタT、ないしT、により形成される電流ミラーを
制御する外部電流源1を含む。特定的には、トランジス
タT、はそのエミッタ端子が抵抗器R4を介して電源電
圧VCCに、かつそのベース端子が、抵抗器R2を介し
て電源電圧VCCにも接続されるさらなるトランジスタ
T2に接続される。さらに、トランジスタT2は、その
ベースとそのコレクタとの間の短絡接続によりダイオー
ド接続される。トランジスタT、は、そのコレクタ端子
が、トランジスタT、とともに電流ミラーの制御分岐を
形成するさらなるトランジスタT、のエミッタ端子にさ
らに接続される。トランジスタTaはそれからコレクタ
端子が電流源Iに接続され、かつそのベース端子とその
コレクタ端子との間の短絡接続のためダイオード形状に
なる。
さらに、T3はベース端子がトランジスタT4のベース
に接続され、それはT2とともに電流ミラーの制御され
た分岐4を形成するようにエミッタ端子がT2のコレク
タに順に接続される。T4のコレクタは外部コンデンサ
Cの端子に接続され、かつ外部コンデンサCはその端子
がスイッチエレメント、典型的には第2図で例示された
スイッチング制御信号V、をベースで受取るトランジス
タT、に接続される。コンデンサCはその端子が、1対
のトランジスタT、およびT7を含むバッファ段2にさ
らに接続される。ここでは、トランジスタT、はコレク
タ端子が接地に接続され、がっエミッタ端子がNPN
)ランジスタT7のベースに接続されたPNPトランジ
スタからなる。T7のコレクタは順に電源電圧に接続さ
れ、またそのエミッタは電流発生器■2に、かつそれゆ
えにコンデンサにより発生される鋸信号を与えるが、下
流処理回路の制御のためにローのインピーダンスの出力
に接続される。バッファ段2は、電流発生器I、と、こ
の発明によりエミッタ端子が発生器工、に、かつコレク
タ端子がT、のエミッタおよびT7のベースに接続され
たPNP型のトランジスタT8に上りここで形成される
電流センサとをさらに有し、またT8のベースはT、の
コレクタとT、のエミッタとの間の接続点で電流ミラー
の制御分岐3に接続される。
に接続され、それはT2とともに電流ミラーの制御され
た分岐4を形成するようにエミッタ端子がT2のコレク
タに順に接続される。T4のコレクタは外部コンデンサ
Cの端子に接続され、かつ外部コンデンサCはその端子
がスイッチエレメント、典型的には第2図で例示された
スイッチング制御信号V、をベースで受取るトランジス
タT、に接続される。コンデンサCはその端子が、1対
のトランジスタT、およびT7を含むバッファ段2にさ
らに接続される。ここでは、トランジスタT、はコレク
タ端子が接地に接続され、がっエミッタ端子がNPN
)ランジスタT7のベースに接続されたPNPトランジ
スタからなる。T7のコレクタは順に電源電圧に接続さ
れ、またそのエミッタは電流発生器■2に、かつそれゆ
えにコンデンサにより発生される鋸信号を与えるが、下
流処理回路の制御のためにローのインピーダンスの出力
に接続される。バッファ段2は、電流発生器I、と、こ
の発明によりエミッタ端子が発生器工、に、かつコレク
タ端子がT、のエミッタおよびT7のベースに接続され
たPNP型のトランジスタT8に上りここで形成される
電流センサとをさらに有し、またT8のベースはT、の
コレクタとT、のエミッタとの間の接続点で電流ミラー
の制御分岐3に接続される。
この発明による回路は、以下のように動作する。
外部電流源により設定される電流Iは、電流ミラー回路
T、ないしT、により鏡面反射され、かつそれにかかる
電圧が設定値に達すると、そのとき迅速に放電される外
部コンデンサCを充電するのに用いられる。特に、トラ
ンジスタT4、T2およびT4により形成される実際の
電流ミラーは、トランジスタT、が加えられかつダイオ
ード接続されたウィルソン形状で設けられ、それによっ
て(電流ミラー動作を行なう)トランジスタT、および
T2が同じ動作条件で、かつそれゆえにそのコレクタが
エミッタ電圧Vcεに接続されて動作するようにされる
。トランジスタT、およびTフはコンデンサCの端子1
0上にある側波をローのインピーダンスの点上に転送し
、出力OUTに接続された回路に対してそれを利用可能
にする。このために、この発明による装置の動作は第3
図の既知の回路と同じである。しかしながら、第1図に
より、コンデンサCに与えられる電流は、バッファ段2
の効果を補償する電流センサT8により第3図と同じで
はない。実際、第1の近似値として、ベース電流T7を
無視してトランジスタT。
T、ないしT、により鏡面反射され、かつそれにかかる
電圧が設定値に達すると、そのとき迅速に放電される外
部コンデンサCを充電するのに用いられる。特に、トラ
ンジスタT4、T2およびT4により形成される実際の
電流ミラーは、トランジスタT、が加えられかつダイオ
ード接続されたウィルソン形状で設けられ、それによっ
て(電流ミラー動作を行なう)トランジスタT、および
T2が同じ動作条件で、かつそれゆえにそのコレクタが
エミッタ電圧Vcεに接続されて動作するようにされる
。トランジスタT、およびTフはコンデンサCの端子1
0上にある側波をローのインピーダンスの点上に転送し
、出力OUTに接続された回路に対してそれを利用可能
にする。このために、この発明による装置の動作は第3
図の既知の回路と同じである。しかしながら、第1図に
より、コンデンサCに与えられる電流は、バッファ段2
の効果を補償する電流センサT8により第3図と同じで
はない。実際、第1の近似値として、ベース電流T7を
無視してトランジスタT。
およびT8に同じ電流が流れる。詳細には、トランジス
タTsのエミッタ電流を工ε、で示し、トに等しい。
タTsのエミッタ電流を工ε、で示し、トに等しい。
βが100に等しい場合、たとえばIE 、−0゜99
IE8が得られる。それゆえに、トランジスタT、およ
びT8が同じベース電流で動作すると仮定することが合
理的である。実際、トランジスタT8は電流ミラーの制
御ブランチ3上に(かつ正確にはT1のコレクタ上に)
、T、およびT7により形成されるバッファ段により外
部コンデンサに与えられる電流に等しいベース電流を注
入する。それによって、トランジスタT、およびT2は
電流バッファにより注入される電流だけlより低い電流
を与え、すなわち鏡面反射された電流がまさしく、その
ときT、のベース電流によりそこに付加される量だけ予
め設定された値Iより小さくなる。その結果、外部電流
[1により予め設定された電流に等しい電流がコンデン
サに与えられ、T、のベース電流によるエラーがミラー
T1ないしT、において鏡面反射された電流の対応する
減少によりなくされかつ補償される。それゆえに、この
態様ではエラーの実際的に完全な補償が)<・ソファ段
により導入され、その補償はエラー自体に相互関連し、
かつそれゆえに温度が変化するにつれて変化し、こうし
て出力周波数上の1品度の影響をなくする。
IE8が得られる。それゆえに、トランジスタT、およ
びT8が同じベース電流で動作すると仮定することが合
理的である。実際、トランジスタT8は電流ミラーの制
御ブランチ3上に(かつ正確にはT1のコレクタ上に)
、T、およびT7により形成されるバッファ段により外
部コンデンサに与えられる電流に等しいベース電流を注
入する。それによって、トランジスタT、およびT2は
電流バッファにより注入される電流だけlより低い電流
を与え、すなわち鏡面反射された電流がまさしく、その
ときT、のベース電流によりそこに付加される量だけ予
め設定された値Iより小さくなる。その結果、外部電流
[1により予め設定された電流に等しい電流がコンデン
サに与えられ、T、のベース電流によるエラーがミラー
T1ないしT、において鏡面反射された電流の対応する
減少によりなくされかつ補償される。それゆえに、この
態様ではエラーの実際的に完全な補償が)<・ソファ段
により導入され、その補償はエラー自体に相互関連し、
かつそれゆえに温度が変化するにつれて変化し、こうし
て出力周波数上の1品度の影響をなくする。
以下では、この発明の利点をよりよく例示するために数
字の例が与えられる。
字の例が与えられる。
外部電流源lが50μAの電流を与え、かつ電流源I、
および工2が各々200μAの電流を与え、かつまたN
PNトランジスタが100のβを有し、かつPNP )
ランジスタが50のβを有すると仮定しよう。このよう
な条件では、第3図の回路において、 となる。
および工2が各々200μAの電流を与え、かつまたN
PNトランジスタが100のβを有し、かつPNP )
ランジスタが50のβを有すると仮定しよう。このよう
な条件では、第3図の回路において、 となる。
1 = I = 50 、uA
T4
であるので、
工
の設定公称基準電流に関するエラーに等しく’c ”
’CT4 ” ’bT6 ” 53°88戸となる。
’CT4 ” ’bT6 ” 53°88戸となる。
代わりに、以下の関係はこの発明による第1図の回路に
関して真である。
関して真である。
l=1
13“212
14・Z −212・1−2i2
i =i +i =I−4i =i
−i =I−4−11=i +i =
I−i −i +i+0 7 8 2 6
8 i =i =l−i −i +i
N To 2 6 8
i =i −i =[−4−i+2
11 8 2 6 I:21 1 =1 +五 =l−i −4+2i+3 12
9 2 6 8 i =i −i =I−21−i +2i+4
13 2 2 6 8 電流ミラーにおいて12−1 aであると仮定すると lc” I + a + l t 9 ” J−16”
l s ” jとなる。
−i =I−4−11=i +i =
I−i −i +i+0 7 8 2 6
8 i =i =l−i −i +i
N To 2 6 8
i =i −i =[−4−i+2
11 8 2 6 I:21 1 =1 +五 =l−i −4+2i+3 12
9 2 6 8 i =i −i =I−21−i +2i+4
13 2 2 6 8 電流ミラーにおいて12−1 aであると仮定すると lc” I + a + l t 9 ” J−16”
l s ” jとなる。
数値を導入し、かつ電流源I、I1、I2が前記の例と
同じ値を有し、かつもしPNP型であるならば50のβ
を、かつもしNPN型であるならば100のβを有する
と仮定すると、以下の式が得られる、すなわち 114−ニー16−50−3.92.pi −46,0
8/uA1゜−114+ 11g −46,08+ 3
.80 、uA −49,88)srとなる。それゆえ
に、この場合コンデンサCに給送された電流は設定基準
電流に関して、に等しいエラーを有する。
同じ値を有し、かつもしPNP型であるならば50のβ
を、かつもしNPN型であるならば100のβを有する
と仮定すると、以下の式が得られる、すなわち 114−ニー16−50−3.92.pi −46,0
8/uA1゜−114+ 11g −46,08+ 3
.80 、uA −49,88)srとなる。それゆえ
に、この場合コンデンサCに給送された電流は設定基準
電流に関して、に等しいエラーを有する。
見られ得るように、エラーは今では前記の場合よりほぼ
30倍小さい。
30倍小さい。
前記の説明から注目され得るように、この発明は意図さ
れた狙いを十分に達成する。実際、証明されたように、
この発明による電流センサでバッファ回路のバイアス電
流を実際に十分補償することが可能であり、そのため出
力での、かつそれゆえにコンデンサの、かつ最終的には
発生された鋸電圧の動作周波数上の残余のエラーがそれ
によって、極めて小さいレベルで維持され得る。
れた狙いを十分に達成する。実際、証明されたように、
この発明による電流センサでバッファ回路のバイアス電
流を実際に十分補償することが可能であり、そのため出
力での、かつそれゆえにコンデンサの、かつ最終的には
発生された鋸電圧の動作周波数上の残余のエラーがそれ
によって、極めて小さいレベルで維持され得る。
この発明のさらなる重要な利点は、動作温度が変化する
につれて、この発明により回路とともに今だに存在する
わずかなエラーがいずれにせよ変化しないように、電流
センサが、対応する温度変化によるバッファ段の電流の
変化に従うということにある。
につれて、この発明により回路とともに今だに存在する
わずかなエラーがいずれにせよ変化しないように、電流
センサが、対応する温度変化によるバッファ段の電流の
変化に従うということにある。
上記の回路は極めて簡単である、なぜなら先行技術に関
して、それは、それゆえに全体回路に対する付加的コス
トなしに構造内に容易に集積され得るトランジスタを単
に必要とするのみであるからである。
して、それは、それゆえに全体回路に対する付加的コス
トなしに構造内に容易に集積され得るトランジスタを単
に必要とするのみであるからである。
このように考えられるこの発明は、そのすべてが発明の
概念の範囲内にある多くの修正および変更が可能である
。特に、トランジスタT8の代わりにバッファのトラン
ジスタT、を介して流れる電流を検出可能である任意の
他のエレメントを用い、かつそれにより与えられる電流
を変化させるように電流ミラーに対応して作用すること
が可能である。
概念の範囲内にある多くの修正および変更が可能である
。特に、トランジスタT8の代わりにバッファのトラン
ジスタT、を介して流れる電流を検出可能である任意の
他のエレメントを用い、かつそれにより与えられる電流
を変化させるように電流ミラーに対応して作用すること
が可能である。
提案された回復回路は鋸波発生器における利用に関して
述べられたが、それはすべての場合に用いられ、かつ上
記の形式の発生器段においてバイアス電流により導入さ
れ、かつ特に電流ミラーからなるエラーの補償を必要と
し得ることがさらに注目されるべきである。
述べられたが、それはすべての場合に用いられ、かつ上
記の形式の発生器段においてバイアス電流により導入さ
れ、かつ特に電流ミラーからなるエラーの補償を必要と
し得ることがさらに注目されるべきである。
さらに、すべての詳細は他の技術的に均等なエレメント
と置換されてもよい。
と置換されてもよい。
第1図は、この発明による発生器回路の一般的回路図で
ある。 第2図は、コンデンサ電圧およびスイッチ制御電圧対時
間を例示する。 第3図は、既知の発生器の簡単な一般的回路図である。 図において、1は鋸電圧源段、2はバッファ段、3およ
び4は制御分岐、10は端子である。
ある。 第2図は、コンデンサ電圧およびスイッチ制御電圧対時
間を例示する。 第3図は、既知の発生器の簡単な一般的回路図である。 図において、1は鋸電圧源段、2はバッファ段、3およ
び4は制御分岐、10は端子である。
Claims (4)
- (1)特に鋸波発生器のためのバイアス電流補償回路で
あって、調整可能値充電電流(I)を外部エレメント、
特にコンデンサ(c)に給送するための制御可能電流源
段と、コンデンサの充放電を交互にかつ周期的に制御す
るためにコンデンサ(c)に接続するための制御エレメ
ント(T_s)と、コンデンサ(c)に接続され、かつ
その充放電の間コンデンサにより発生される鋸波電圧(
V)をそこから受取るためのバッファ段(T_6、T_
7)とを含み、前記バッファ段(T_6、T_7)はエ
ラー電流(i_1_9)をコンデンサから受取り、また
はコンデンサに与え、前記バッファ段(T_6、T_7
)および前記電流源段(T_1ないしT_4)に接続さ
れ、コンデンサに与えられまたはコンデンサから受取ら
れる前記エラー電流を検出し、かつ検出されたエラー電
流の値に実質的に等しい量(i_6)だけ前記電流源段
により発生される電流をそれぞれ減じるかまたは増加さ
せるための電流センサ(T_8)を特徴とする、バイア
ス電流補償回路。 - (2)前記電流源段が、制御電流源(I)に接続するた
めの制御分岐(T_1、T_3)と、コンデンサ(c)
に接続するための制御された分岐(T_2、T_4)と
を有する電流ミラー回路を含み、前記センサ(T_8)
が、前記分岐において注入するかまたは前記エラー電流
に実質的に等しい量を有する電流(i_6)の前記制御
分岐からそれぞれ引出すために前記電流ミラー回路の前
記制御分岐(T_2、T_3)に接続されることを特徴
とする、特許請求の範囲第1項に記載の回路。 - (3)前記バッファ段は、そのベース端子が前記電流ミ
ラー回路の前記制御された分岐に接続された少なくとも
1個の第1のトランジスタ(T_6)を含み、前記セン
サが、そのエミッタおよびコレクタ端子が前記第1のト
ランジスタ(T_6)に直列に接続され、かつそのベー
ス端子が前記電流ミラー回路の前記制御分岐(T_1、
T_3)に接続されたさらなるトランジスタ(T_8)
を含むことを特徴とする、特許請求の範囲第1項または
第2項に記載の回路。 - (4)前記電流ミラー回路の前記制御分岐が第1の対の
トランジスタ(T_1、T_3)を含み、前記第1の対
の第1のトランジスタ(T_3)はダイオード接続され
、かつエミッタ端子が前記第1の対の第2のトランジス
タ(T_1)のコレクタ端子に接続され、かつ前記制御
された分岐は第2の対のトランジスタ(T_2、T_4
)を含み、前記第2の対の第1のトランジスタ(T_4
)のエミッタ端子は前記第2の対の第2のトランジスタ
(T_2)のコレクタ端子に接続され、前記第2の対の
前記トランジスタ(T_2、T_4)のベース端子が第
1の対の前記トランジスタ(T_1、T_3)のベース
端子に各々接続され、前記第2の対の前記第2のトラン
ジスタ(T_2)は前記第1の対の前記第2のトランジ
スタ(T_1)に接続されかつダイオード接続され、前
記電流センサを形成する前記さらなるトランジスタ(T
_8)のベース端子が前記制御分岐の前記第1の対のト
ランジスタ(T_1、T_3)間の共通点に接続される
ことを特徴とする、特許請求の範囲第1項ないし第3項
のいずれかに記載の回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20836/86A IT1189575B (it) | 1986-06-18 | 1986-06-18 | Circuito di recupero della corrente di polarizzazione,in particolare per generatori di rampa |
| IT20836A/86 | 1986-06-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633509A true JPS633509A (ja) | 1988-01-08 |
Family
ID=11172772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62151033A Pending JPS633509A (ja) | 1986-06-18 | 1987-06-17 | バイアス電流補償回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4803381A (ja) |
| JP (1) | JPS633509A (ja) |
| DE (1) | DE3719512A1 (ja) |
| FR (1) | FR2604576A1 (ja) |
| IT (1) | IT1189575B (ja) |
| NL (1) | NL8701273A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079453A (en) * | 1990-09-04 | 1992-01-07 | Motorola, Inc. | Slope compensation circuit for stabilizing current mode converters |
| JP2693874B2 (ja) * | 1991-03-18 | 1997-12-24 | 日本電気アイシーマイコンシステム株式会社 | 遅延パルス発生回路 |
| US5589784A (en) * | 1992-03-31 | 1996-12-31 | Texas Instruments Incorporated | Method and apparatus for detecting changes in a clock signal to static states |
| US5317199A (en) * | 1992-05-01 | 1994-05-31 | Analog Devices, Inc. | Ramp generator system |
| DE4340924C2 (de) * | 1993-12-01 | 1995-10-05 | Telefunken Microelectron | Frequenzstabiler RC-Oszillator |
| US5945873A (en) * | 1997-12-15 | 1999-08-31 | Caterpillar Inc. | Current mirror circuit with improved correction circuitry |
| FR2789532B1 (fr) * | 1999-02-04 | 2001-04-20 | St Microelectronics Sa | Generateur de rampe de tension et generateur de rampe de courant comprenant un tel generateur |
| US6586980B1 (en) * | 2000-03-31 | 2003-07-01 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US6900672B2 (en) * | 2003-03-28 | 2005-05-31 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US7034625B2 (en) * | 2003-11-19 | 2006-04-25 | Power Integrations, Inc. | Method and apparatus to improve frequency stability of an integrated circuit oscillator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50733A (ja) * | 1973-05-02 | 1975-01-07 | ||
| JPS50156348A (ja) * | 1974-06-04 | 1975-12-17 | ||
| DE2511642C3 (de) * | 1975-03-17 | 1980-09-11 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung zur Amplitudenregelung eines Sägezahngenerators |
| FR2528261B1 (fr) * | 1982-06-08 | 1987-12-11 | Thomson Csf | Generateur d'impulsions ayant une duree fixe proportionnelle a une duree de reference |
| JPS60117913A (ja) * | 1983-11-30 | 1985-06-25 | Canon Inc | のこぎり波発生回路 |
-
1986
- 1986-06-18 IT IT20836/86A patent/IT1189575B/it active
-
1987
- 1987-05-29 NL NL8701273A patent/NL8701273A/nl not_active Application Discontinuation
- 1987-06-01 US US07/055,952 patent/US4803381A/en not_active Expired - Fee Related
- 1987-06-11 DE DE19873719512 patent/DE3719512A1/de not_active Withdrawn
- 1987-06-17 FR FR8708474A patent/FR2604576A1/fr active Pending
- 1987-06-17 JP JP62151033A patent/JPS633509A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT8620836A1 (it) | 1987-12-18 |
| IT1189575B (it) | 1988-02-04 |
| DE3719512A1 (de) | 1987-12-23 |
| FR2604576A1 (fr) | 1988-04-01 |
| NL8701273A (nl) | 1988-01-18 |
| US4803381A (en) | 1989-02-07 |
| IT8620836A0 (it) | 1986-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057702A (en) | Duty radio control circuit apparatus | |
| EP0180084A2 (en) | Voltage controlled oscillator | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US4893095A (en) | Frequency stabilized oscillator | |
| EP0293045A1 (en) | Integrated CMOS circuit comprising a substrate bias voltage generator | |
| JPH043110B2 (ja) | ||
| JPS633509A (ja) | バイアス電流補償回路 | |
| JP3335183B2 (ja) | バッファ回路 | |
| US4115748A (en) | MOS IC Oscillation circuit | |
| US4748352A (en) | Power source reset circuit for contactless switch | |
| US4952863A (en) | Voltage regulator with power boost system | |
| KR100577112B1 (ko) | 출력단 | |
| EP0259941B1 (en) | Timebase generator with improved linearity and recovery time | |
| US5469090A (en) | Transistor circuit for holding peak/bottom level of signal | |
| US4810909A (en) | Amplifier circuit having high-speed raising time | |
| US4339669A (en) | Current ramping controller circuit | |
| JPH10214306A (ja) | 積分回路 | |
| US5418501A (en) | Sawtooth oscillator | |
| US4494088A (en) | Oscillator with capacitor charged and discharged by current proportional to a reference current | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| KR0128520B1 (ko) | 동기신호 분배기를 이용한 키드 클램프회로 | |
| US11581880B2 (en) | Oscillator | |
| US3937986A (en) | Linear waveform generator | |
| JPH07104370B2 (ja) | オーディオ信号のピークホールド回路 |