JPS6335143B2 - - Google Patents
Info
- Publication number
- JPS6335143B2 JPS6335143B2 JP56024544A JP2454481A JPS6335143B2 JP S6335143 B2 JPS6335143 B2 JP S6335143B2 JP 56024544 A JP56024544 A JP 56024544A JP 2454481 A JP2454481 A JP 2454481A JP S6335143 B2 JPS6335143 B2 JP S6335143B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- stage
- information
- write signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/18—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00 of receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は語長の異なる複数のシリアル信号の受
信方式に関する。
信方式に関する。
従来から、第１図に示すように、同一システム
Ｓ内に複数の語長の異なる受信データステージ
DS1…DS3が存在する場合、そのステージ数に応
じてデータライン（DATA）およびコントロー
ルライン（CONTROL）とコマンドステージ
CS1…CS3）が必要となる欠点がある。
Ｓ内に複数の語長の異なる受信データステージ
DS1…DS3が存在する場合、そのステージ数に応
じてデータライン（DATA）およびコントロー
ルライン（CONTROL）とコマンドステージ
CS1…CS3）が必要となる欠点がある。
また、第２図のように構成すると、データライ
ンおよびコントロールラインは削減できるが、こ
のような従来の構成では、データステージの語長
が異つても、データラインおよびコントロールラ
インからは同一語長のシリアルデータを受信し
て、語長の短いデータステージでは、余剰データ
を無視していたため、伝送効率が悪いという難点
がある。
ンおよびコントロールラインは削減できるが、こ
のような従来の構成では、データステージの語長
が異つても、データラインおよびコントロールラ
インからは同一語長のシリアルデータを受信し
て、語長の短いデータステージでは、余剰データ
を無視していたため、伝送効率が悪いという難点
がある。
本発明は、このような従前の難点を解消するた
めなされたもので、情報量が使用頻度に応じて語
長の異なる複数の情報データと固定長のコマンド
とから成る、送信側から送られてきたシリアル信
号を受信側において受信するにあたり、受信側と
送信側との間にデータラインとコントロールライ
ンを設け、前記受信側に、語長の長い第１のデー
タステージおよび語長の短い第２のデータステー
ジと、前記第１、第２のデータステージを前記コ
マンドにより選択するコマンドステージとを設
け、前記送信側には前記シリアル信号に前記コマ
ンドステージを制御するコマンドを組み込み、前
記情報量が語長の長い第１の情報データから成る
ときは所定のクロツク位置で前記コントロールラ
インを介したデータライト信号を受信し、受信し
たデータライト信号に対応したクロツク位置のコ
マンドで前記コマンドステージを制御して前記第
１のデータステージに語長の長い第１の情報デー
タを取り込み、前記情報量が語長の短い第２の情
報データから成るときは、所定のクロツク位置で
前記コントロールラインを介したデータライト信
号を受信し、受信したデータライト信号に対応し
たクロツク位置のコマンドで前記コマンドステー
ジを制御して前記第２のデータステージに語長の
短い第２の情報データを取り込んで、前記コマン
ドによつて制御される前記コマンドステージによ
りそれぞれ情報量の異なる複数の情報データを出
力することを特徴とするシリアル信号受信方式を
提供せんとするものである。
めなされたもので、情報量が使用頻度に応じて語
長の異なる複数の情報データと固定長のコマンド
とから成る、送信側から送られてきたシリアル信
号を受信側において受信するにあたり、受信側と
送信側との間にデータラインとコントロールライ
ンを設け、前記受信側に、語長の長い第１のデー
タステージおよび語長の短い第２のデータステー
ジと、前記第１、第２のデータステージを前記コ
マンドにより選択するコマンドステージとを設
け、前記送信側には前記シリアル信号に前記コマ
ンドステージを制御するコマンドを組み込み、前
記情報量が語長の長い第１の情報データから成る
ときは所定のクロツク位置で前記コントロールラ
インを介したデータライト信号を受信し、受信し
たデータライト信号に対応したクロツク位置のコ
マンドで前記コマンドステージを制御して前記第
１のデータステージに語長の長い第１の情報デー
タを取り込み、前記情報量が語長の短い第２の情
報データから成るときは、所定のクロツク位置で
前記コントロールラインを介したデータライト信
号を受信し、受信したデータライト信号に対応し
たクロツク位置のコマンドで前記コマンドステー
ジを制御して前記第２のデータステージに語長の
短い第２の情報データを取り込んで、前記コマン
ドによつて制御される前記コマンドステージによ
りそれぞれ情報量の異なる複数の情報データを出
力することを特徴とするシリアル信号受信方式を
提供せんとするものである。
以下、本発明の好ましい実施例を図面に基づき
詳述する。
詳述する。
第３図に示す実施例において、情報量が使用頻
度に応じて語長の異なる複数の情報データを固定
長のコマンドとから成り、送信側と受信側との間
にはデータラインDATAとコントロールライン
WRとが設けてある。送信側からデータライン
DATAから送出されるシリアル信号とコントロ
ールラインWRから送られるデータライト信号を
受信側のシステムＳで受信する。
度に応じて語長の異なる複数の情報データを固定
長のコマンドとから成り、送信側と受信側との間
にはデータラインDATAとコントロールライン
WRとが設けてある。送信側からデータライン
DATAから送出されるシリアル信号とコントロ
ールラインWRから送られるデータライト信号を
受信側のシステムＳで受信する。
ISはインターフエイスステージ、CSはコマン
ドステージ、DS1は語長の長い第１のデータステ
ージ（データを第１の情報データという）、DS2，
DS3は語長の短い第２のデータステージ（データ
を第２の情報データという）であつて、コマンド
ステージCSのシフトレジスタSR1と、データス
テージDS1のシフトレジスタSR2、SR3とはカス
ケード接続されている。
ドステージ、DS1は語長の長い第１のデータステ
ージ（データを第１の情報データという）、DS2，
DS3は語長の短い第２のデータステージ（データ
を第２の情報データという）であつて、コマンド
ステージCSのシフトレジスタSR1と、データス
テージDS1のシフトレジスタSR2、SR3とはカス
ケード接続されている。
IVはインバータ、A1〜A6はアンドゲート、
SR4〜SR5はシフトレジスタ、L1〜L2はラツチレ
ジスタ、BGはブランキングゲートである。
SR4〜SR5はシフトレジスタ、L1〜L2はラツチレ
ジスタ、BGはブランキングゲートである。
また、DATAはデータライン、WRはコントロ
ールラインである。コントロールラインWRが
「１」となつたときデータライト信号が送信され
たことになる。データライト信号はｎ×４ビツト
構成で４ビツト未満は「0001」に限る。「0001」
のデータライト信号が送信されているときはデー
タラインDATAにデータは送信されない。デー
タライト信号から４ビツト同期とクロツク同期を
得ている。なお、「0001」は時間軸で「1000」と
なる。また、CPはクロツクパルスである。出力
側においてOUT1〜OUT3は各データステージの
受信出力である。
ールラインである。コントロールラインWRが
「１」となつたときデータライト信号が送信され
たことになる。データライト信号はｎ×４ビツト
構成で４ビツト未満は「0001」に限る。「0001」
のデータライト信号が送信されているときはデー
タラインDATAにデータは送信されない。デー
タライト信号から４ビツト同期とクロツク同期を
得ている。なお、「0001」は時間軸で「1000」と
なる。また、CPはクロツクパルスである。出力
側においてOUT1〜OUT3は各データステージの
受信出力である。
いま、データラインDATAからデータを、コ
ントロールラインWRからデータライト信号をイ
ンタフエスステージISで受信すると、データライ
ト信号の前位４ビツトのデータをコマンドとみな
す。このコマンドはデータライト信号が終ると無
効となる。このコマンドによつて制御されるコマ
ンドステージCSによつてデータステージDS1〜
DS3を選択し、所定のデータステージに目的の出
力OUT1〜OUT3を生じる。
ントロールラインWRからデータライト信号をイ
ンタフエスステージISで受信すると、データライ
ト信号の前位４ビツトのデータをコマンドとみな
す。このコマンドはデータライト信号が終ると無
効となる。このコマンドによつて制御されるコマ
ンドステージCSによつてデータステージDS1〜
DS3を選択し、所定のデータステージに目的の出
力OUT1〜OUT3を生じる。
即ち、各データステージDS1〜DS3には、コマ
ンドステージCSによつてそれぞれのアンドゲー
トA3〜A6の一方の入力端子に入力され、他方の
入力端子に、インターフエースステージISのアン
ドゲートA1の出力が与えられた時のみ有効なデ
ータ出力OUT1〜OUT3が生じる。
ンドステージCSによつてそれぞれのアンドゲー
トA3〜A6の一方の入力端子に入力され、他方の
入力端子に、インターフエースステージISのアン
ドゲートA1の出力が与えられた時のみ有効なデ
ータ出力OUT1〜OUT3が生じる。
この実施例において、各データステージの構成
が異つている。即ちデータステージDS1では、コ
マンドステージCSのシフトレジスタSR1と、デ
ータステージDS1のシフトレジスタSR2、SR3が
カスケード接続されている。
が異つている。即ちデータステージDS1では、コ
マンドステージCSのシフトレジスタSR1と、デ
ータステージDS1のシフトレジスタSR2、SR3が
カスケード接続されている。
また、データステージDS1、DS2、DS3は受信
したデータをパラレル出力する回路でデータステ
ージDS1、DS3は時間軸に対し同時にパラレル出
力する。データステージDS2は時間軸に対しラン
ダムにパラレル出力する。
したデータをパラレル出力する回路でデータステ
ージDS1、DS3は時間軸に対し同時にパラレル出
力する。データステージDS2は時間軸に対しラン
ダムにパラレル出力する。
前記第１の情報データを８ビツト構成、前記第
２の情報データを４ビツト構成とし、例えば、第
１の情報データが送信されたものとする。この場
合の単位フレームは第１の情報データ８ビツト、
コマンド４ビツト、データライト信号４ビツトの
16ビツト構成となる。なお、データライト信号４
ビツトに対応したクロツク位置にはデータが送信
されない。データライト信号「0001」が送信され
ると（時間軸では「1000」）前位４ビツトのデー
タ「1000」（時間軸では「0001」）をコマンドとし
て識別する。このため、第５図１に示すクロツク
パルスCPのクロツク位置t13でシフトレジスタ
SR1、SR2、SR3に蓄積されたデータのうちシフ
トレジスタSR1のデータをコマンドとしシフトレ
ジスタSR2、SR3のデータを第１の情報データと
して、アンドゲートA1、A2が能動となる。つま
り、シフトレジスタSR1の「1000」とデータライ
ト信号の「0001」（時間軸で「1000」で“１”が
クロツク位置t13に相当する。）によりアンドゲー
トA1とA2が能動となる。これによりシフトレジ
スタSR2とSR3の第１の情報データはラツチレジ
スタL1、L2へ移され、出力OUT1からパラレル出
力される。データライト信号「0001」が終了する
とクロツク位置t16でシフトレジスタSR1のコマン
ド「1000」は無効となり、つぎのデータをシフト
レジスタSR1、SR2、SR3または、SR4、SR5へ蓄
積する。
２の情報データを４ビツト構成とし、例えば、第
１の情報データが送信されたものとする。この場
合の単位フレームは第１の情報データ８ビツト、
コマンド４ビツト、データライト信号４ビツトの
16ビツト構成となる。なお、データライト信号４
ビツトに対応したクロツク位置にはデータが送信
されない。データライト信号「0001」が送信され
ると（時間軸では「1000」）前位４ビツトのデー
タ「1000」（時間軸では「0001」）をコマンドとし
て識別する。このため、第５図１に示すクロツク
パルスCPのクロツク位置t13でシフトレジスタ
SR1、SR2、SR3に蓄積されたデータのうちシフ
トレジスタSR1のデータをコマンドとしシフトレ
ジスタSR2、SR3のデータを第１の情報データと
して、アンドゲートA1、A2が能動となる。つま
り、シフトレジスタSR1の「1000」とデータライ
ト信号の「0001」（時間軸で「1000」で“１”が
クロツク位置t13に相当する。）によりアンドゲー
トA1とA2が能動となる。これによりシフトレジ
スタSR2とSR3の第１の情報データはラツチレジ
スタL1、L2へ移され、出力OUT1からパラレル出
力される。データライト信号「0001」が終了する
とクロツク位置t16でシフトレジスタSR1のコマン
ド「1000」は無効となり、つぎのデータをシフト
レジスタSR1、SR2、SR3または、SR4、SR5へ蓄
積する。
一方、シフトレジスタSR1、SR4、SR5はパラ
レル接続されている。第２の情報データはコマン
ド４ビツトと、データライト信号４ビツトの８ビ
ツト構成である。この場合、データライト信号
「1111」をクロツク位置t5〜t8で受信する。これ
により、前位４ビツトデータ「0100」がコマンド
となる。データライト信号が「1111」のときは相
当するクロツク位置t5〜t8へデータラインDATA
を介して第２の情報データが入力される。シフト
レジスタSR1のコマンドはデータライト信号
「1111」とクロツクパルスCPによりアンドゲート
A2により「1111」の間ロツクされる。一方、ア
ンドゲートA1は「1111」とクロツクパルスCPの
アンド論理により動作しアンドゲートA1の出力
はクロツクパルスCPに相当する信号となる。こ
の信号をシフトパルスとしてアンドゲートA4へ
入力する。シフトレジスタSR1に固定されたコマ
ンド「0100」の“１”とのアンド論理でシフトレ
ジスタSR4へ第２の情報データがシフト入力され
る。この場合、出力OUT2のパラレル出力は時間
軸に対しランダムである。時間軸に対しパラレル
出力したいときはコマンドは「0010」となるので
このコマンドの「１」とデータライト信号
「1111」のアンド論理でアンドゲートA5が能動と
なる。このため、ブランキングゲートBGの第２
の情報データはデータライト信号「1111」が終了
した時点、つまり、クロツク位置t9（図示してな
い）で出力OUT3からパラレル出力される。
レル接続されている。第２の情報データはコマン
ド４ビツトと、データライト信号４ビツトの８ビ
ツト構成である。この場合、データライト信号
「1111」をクロツク位置t5〜t8で受信する。これ
により、前位４ビツトデータ「0100」がコマンド
となる。データライト信号が「1111」のときは相
当するクロツク位置t5〜t8へデータラインDATA
を介して第２の情報データが入力される。シフト
レジスタSR1のコマンドはデータライト信号
「1111」とクロツクパルスCPによりアンドゲート
A2により「1111」の間ロツクされる。一方、ア
ンドゲートA1は「1111」とクロツクパルスCPの
アンド論理により動作しアンドゲートA1の出力
はクロツクパルスCPに相当する信号となる。こ
の信号をシフトパルスとしてアンドゲートA4へ
入力する。シフトレジスタSR1に固定されたコマ
ンド「0100」の“１”とのアンド論理でシフトレ
ジスタSR4へ第２の情報データがシフト入力され
る。この場合、出力OUT2のパラレル出力は時間
軸に対しランダムである。時間軸に対しパラレル
出力したいときはコマンドは「0010」となるので
このコマンドの「１」とデータライト信号
「1111」のアンド論理でアンドゲートA5が能動と
なる。このため、ブランキングゲートBGの第２
の情報データはデータライト信号「1111」が終了
した時点、つまり、クロツク位置t9（図示してな
い）で出力OUT3からパラレル出力される。
第４図は、他の実施例を示し、コマンドレジス
タCREGとデータレジスタDREG１はカスケード
接続されている。DREG２は、コマンドレジスタ
CREGにパラレル接続されたデータレジスタであ
る。CDEC、DDECはそれぞれレジスタCREG、
DREG１からのパラレル信号CDATA、DDATA
を取り込むデコーダである。A1〜A8はアンド・
ゲートである。
タCREGとデータレジスタDREG１はカスケード
接続されている。DREG２は、コマンドレジスタ
CREGにパラレル接続されたデータレジスタであ
る。CDEC、DDECはそれぞれレジスタCREG、
DREG１からのパラレル信号CDATA、DDATA
を取り込むデコーダである。A1〜A8はアンド・
ゲートである。
いま、コントロールラインWRが「０」のと
き、シフトクロツク（CLOCK）がアンドゲート
A1に印加されると、アンドゲートA1によつてデ
ータラインDATAにシリアル信号が入力された
とき、コントロールレジスタCREG、データレジ
スタDREGからパラレル信号CDATA、DDATA
としてそれぞれ、デコーダCDEC、DDECに加え
られる。
き、シフトクロツク（CLOCK）がアンドゲート
A1に印加されると、アンドゲートA1によつてデ
ータラインDATAにシリアル信号が入力された
とき、コントロールレジスタCREG、データレジ
スタDREGからパラレル信号CDATA、DDATA
としてそれぞれ、デコーダCDEC、DDECに加え
られる。
そこで、デコーダCDEC、DDECの出力条件が
満たされたときに限り、コントロールラインWR
が「１」になりデータライン信号が受信される。
このデータライン信号とデータライン信号に対応
したビツトのクロツク位置がコマンドとなり、ア
ンドゲートA2、A4およびA5〜A8によつて出力
OUT5〜OUToに情報データが出力される。
満たされたときに限り、コントロールラインWR
が「１」になりデータライン信号が受信される。
このデータライン信号とデータライン信号に対応
したビツトのクロツク位置がコマンドとなり、ア
ンドゲートA2、A4およびA5〜A8によつて出力
OUT5〜OUToに情報データが出力される。
次に、情報量が使用頻度の高いデータから成る
ときは、コマンドレジスタCREGに取り込まれた
データをパラレル信号CDATAとして出力させて
デコーダCDECに入力させる。このとき、コント
ロールラインWRが「１」になるとアンドゲート
A3を介してシフトクロツク（CLOCK）が加わつ
て、データレジスタDREG２にシリアルデータが
入力され、所望の出力OUT1〜OUT4が得られ
る。
ときは、コマンドレジスタCREGに取り込まれた
データをパラレル信号CDATAとして出力させて
デコーダCDECに入力させる。このとき、コント
ロールラインWRが「１」になるとアンドゲート
A3を介してシフトクロツク（CLOCK）が加わつ
て、データレジスタDREG２にシリアルデータが
入力され、所望の出力OUT1〜OUT4が得られ
る。
また、第３図において、コマンドステージCS
のコマンドは24に相当するコマンドが得られるの
で、コマンドの数に応じたデータステージ数を増
やすことができ、データステージDS1の端子S1〜
S3またはデータステージDS2の端子S4、S5にそれ
ぞれシフトレジスタをカスケードに付加するだけ
で、受信情報量を増加することができる。
のコマンドは24に相当するコマンドが得られるの
で、コマンドの数に応じたデータステージ数を増
やすことができ、データステージDS1の端子S1〜
S3またはデータステージDS2の端子S4、S5にそれ
ぞれシフトレジスタをカスケードに付加するだけ
で、受信情報量を増加することができる。
以上の実施例からも明らかなように、本発明に
よるシリアル信号受信方式は、情報量が使用頻度
に応じて語長の異なる複数の情報データと固定長
のコマンドから成る、送信側から送られてきたシ
リアル信号を受信側において受信するにあたり、
受信側と送信側との間にデータラインとコントロ
ールラインを設け、前記受信側に、語長の長い第
１のデータステージおよび語長の短い第２のデー
タステージと、前記第１、第２のデータステージ
を前記コマンドにより選択するコマンドステージ
とを設け、前記送信側には前記シリアル信号に前
記コマンドステージを制御するコマンドを組み込
み、前記情報量が語長の長い第１の情報データか
ら成るときは所定のクロツク位置で前記コントロ
ールラインを介したデータライト信号を受信し、
受信したデータライト信号に対応したクロツク位
置のコマンドで前記コマンドステードを制御して
前記第１のデータステージに語長の長い第１の情
報データを取り込み、前記情報量が語長の短い第
２の情報データから成るときは、所定のクロツク
位置で前記コントロールラインを介したデータラ
イト信号を受信し、受信したデータライト信号に
対応したクロツク位置のコマンドで前記コマンド
ステージを制御して前記第２のデータステージに
語長の短い第２の情報データを取り込んで、前記
コマンドによつて制御される前記コマンドステー
ジによりそれぞれ情報量の異なる複数の情報デー
タを出力されるよう構成したので、語長の異なる
複数のデータステージを併用してシリアル信号を
高い伝送効率で受信でき、また、ライン数を増加
することもなくなるという利点をもたらし、デジ
タル式ナースコールシステム、デジタル式集合住
宅システムに適用すれば優れたデジタルシステム
を構築できる効果がある。
よるシリアル信号受信方式は、情報量が使用頻度
に応じて語長の異なる複数の情報データと固定長
のコマンドから成る、送信側から送られてきたシ
リアル信号を受信側において受信するにあたり、
受信側と送信側との間にデータラインとコントロ
ールラインを設け、前記受信側に、語長の長い第
１のデータステージおよび語長の短い第２のデー
タステージと、前記第１、第２のデータステージ
を前記コマンドにより選択するコマンドステージ
とを設け、前記送信側には前記シリアル信号に前
記コマンドステージを制御するコマンドを組み込
み、前記情報量が語長の長い第１の情報データか
ら成るときは所定のクロツク位置で前記コントロ
ールラインを介したデータライト信号を受信し、
受信したデータライト信号に対応したクロツク位
置のコマンドで前記コマンドステードを制御して
前記第１のデータステージに語長の長い第１の情
報データを取り込み、前記情報量が語長の短い第
２の情報データから成るときは、所定のクロツク
位置で前記コントロールラインを介したデータラ
イト信号を受信し、受信したデータライト信号に
対応したクロツク位置のコマンドで前記コマンド
ステージを制御して前記第２のデータステージに
語長の短い第２の情報データを取り込んで、前記
コマンドによつて制御される前記コマンドステー
ジによりそれぞれ情報量の異なる複数の情報デー
タを出力されるよう構成したので、語長の異なる
複数のデータステージを併用してシリアル信号を
高い伝送効率で受信でき、また、ライン数を増加
することもなくなるという利点をもたらし、デジ
タル式ナースコールシステム、デジタル式集合住
宅システムに適用すれば優れたデジタルシステム
を構築できる効果がある。
第１〜２図は従来のシリアル信号受信方式を示
す概念図、第３図は本発明によるシリアル信号受
信方式を適用した一実施例の回路図、第４図は他
の実施例の回路図、第５図は第３図に示す回路の
各部の信号のタイミングを示す図である。 DS1……第１のデータステージ、DS2、DS3…
…第２のデータステージ、CS……コマンドステ
ージ。
す概念図、第３図は本発明によるシリアル信号受
信方式を適用した一実施例の回路図、第４図は他
の実施例の回路図、第５図は第３図に示す回路の
各部の信号のタイミングを示す図である。 DS1……第１のデータステージ、DS2、DS3…
…第２のデータステージ、CS……コマンドステ
ージ。
Claims (1)
- １ 情報量が使用頻度に応じて語長の異なる複数
の情報データと固定長のコマンドとから成る、送
信側から送られてきたシリアル信号を受信側にお
いて受信するにあたり、受信側と送信側との間に
データラインとコントロールラインを設け、前記
受信側に、語長の長い第１のデータステージおよ
び語長の短い第２のデータステージと、前記第
１、第２のデータステージを前記コマンドにより
選択するコマンドステージとを設け、前記送信側
には前記シリアル信号に前記コマンドステージを
制御する前記コマンドを組み込み、前記情報量が
語長の長い第１の情報データから成るときは所定
のクロツク位置で前記コントロールラインを介し
たデータライト信号を受信し、受信したデータラ
イト信号に対応したクロツク位置の前記コマンド
で前記コマンドステードを制御して前記第１のデ
ータステージに語長の長い第１の情報データを取
り込み、前記情報量が語長の短い第２の情報デー
タから成るときは、所定のクロツク位置で前記コ
ントロールラインを介したデータライト信号を受
信し、受信したデータライト信号に対応したクロ
ツク位置のコマンドで前記コマンドステージを制
御して前記第２のデータステージに語長の短い第
２の情報データを取り込んで、前記コマンドによ
つて制御される前記コマンドステージによりそれ
ぞれ情報量の異なる複数の情報データを出力する
ことを特徴とするシリアル信号受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024544A JPS57140052A (en) | 1981-02-20 | 1981-02-20 | Serial signal reception system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56024544A JPS57140052A (en) | 1981-02-20 | 1981-02-20 | Serial signal reception system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57140052A JPS57140052A (en) | 1982-08-30 |
| JPS6335143B2 true JPS6335143B2 (ja) | 1988-07-13 |
Family
ID=12141086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56024544A Granted JPS57140052A (en) | 1981-02-20 | 1981-02-20 | Serial signal reception system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57140052A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123440U (ja) * | 1991-04-20 | 1992-11-09 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピユータ |
| JPH06208664A (ja) * | 1993-01-11 | 1994-07-26 | Toppan Printing Co Ltd | Ｉｃカード |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS557980A (en) * | 1978-07-04 | 1980-01-21 | Yamaha Motor Co Ltd | Fuel evaporating gas disposing device in internal combustion engine |
-
1981
- 1981-02-20 JP JP56024544A patent/JPS57140052A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123440U (ja) * | 1991-04-20 | 1992-11-09 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピユータ |
| JPH06208664A (ja) * | 1993-01-11 | 1994-07-26 | Toppan Printing Co Ltd | Ｉｃカード |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57140052A (en) | 1982-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0694237B1 (en) | Data transfer system | |
| JP3992873B2 (ja) | 同期ランダムアクセスメモリ | |
| JPH0713926A (ja) | バッファ制御回路及びその操作方法 | |
| US5802331A (en) | Data processing system comprising an asynchronously controlled pipeline | |
| EP1643652A2 (en) | Semiconductor device with circuitry for efficient information exchange | |
| JPS6118059A (ja) | メモリ回路 | |
| JPH04267489A (ja) | マイクロコンピュータ | |
| JPS6335143B2 (ja) | ||
| US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
| US5488736A (en) | Bidirectional programmable I/O driver array | |
| JPS58170117A (ja) | 直列並列・並列直列変換回路 | |
| US5577005A (en) | Circuit for using chip information | |
| JPS63167496A (ja) | 半導体メモリ装置 | |
| JP2000022555A (ja) | ビットインタリーブ及びビットデインタリーブ回路 | |
| JPS5928745A (ja) | 情報転送方式 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| JPS6024745A (ja) | 信号伝送方法及びその装置 | |
| JPH0856345A (ja) | 同一データ多報装置 | |
| JPH06103898B2 (ja) | シリアル伝送のための機能を利用したパラレル伝送方法 | |
| JPH0773140A (ja) | 共用レジスタの回路構造およびそのデータ伝送方法 | |
| JPH01209819A (ja) | 可変長符号化復号化方式 | |
| JPH06164595A (ja) | シリアルバス制御装置 | |
| JP2619167B2 (ja) | 入出力制御回路 | |
| EP0294614A2 (en) | m bit to n bit code converting circuit | |
| JPS60143087A (ja) | バツフアメモリ制御回路 |