JPH0856345A - 同一データ多報装置 - Google Patents
同一データ多報装置Info
- Publication number
- JPH0856345A JPH0856345A JP6190206A JP19020694A JPH0856345A JP H0856345 A JPH0856345 A JP H0856345A JP 6190206 A JP6190206 A JP 6190206A JP 19020694 A JP19020694 A JP 19020694A JP H0856345 A JPH0856345 A JP H0856345A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- shift register
- terminals
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ホテルの有線テレビのように多数の端末装置
が、１個のＣＰＵに接続され、同一データを転送する装
置において、繰り返し動作（ＣＰＵの書き込み回数）を
減少させて、ＣＰＵの負荷軽減を行う。 【構成】 送信を行うリングバッファタイプの送信デー
タシフトレジスタ１２と、送信切り替えを行う送信切り
替えスイッチ１４と、そのスイッチの切り替えを順次行
う転送許可シフトレジスタからなるスイッチ切り替え制
御回路１５とを備え、ＣＰＵの送信したいデータの送信
データシフトレジスタへの書き込みを１回で終了させ、
ＣＰＵの１回の送信コマンド実行のみで複数の端末に同
一データ内容の送信ができるようにする。
が、１個のＣＰＵに接続され、同一データを転送する装
置において、繰り返し動作（ＣＰＵの書き込み回数）を
減少させて、ＣＰＵの負荷軽減を行う。 【構成】 送信を行うリングバッファタイプの送信デー
タシフトレジスタ１２と、送信切り替えを行う送信切り
替えスイッチ１４と、そのスイッチの切り替えを順次行
う転送許可シフトレジスタからなるスイッチ切り替え制
御回路１５とを備え、ＣＰＵの送信したいデータの送信
データシフトレジスタへの書き込みを１回で終了させ、
ＣＰＵの１回の送信コマンド実行のみで複数の端末に同
一データ内容の送信ができるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、ホテルの有線テレビの
ように多数の端末装置が、１個の中央制御装置（以下Ｃ
ＰＵ）に接続され、その複数端末に対して同一データを
送信する装置に関するものである。
ように多数の端末装置が、１個の中央制御装置（以下Ｃ
ＰＵ）に接続され、その複数端末に対して同一データを
送信する装置に関するものである。
【０００２】
【従来の技術】図７は従来の回路例を示す構成図であ
る。図７において、ＣＰＵ７１が端末Ａから端末Ｃに同
一内容のデータを送信する場合、まず端末Ａにデータを
送信するために、送信切り替えスイッチ７４を制御する
レジスタ７３に端末Ａ接続のための切り替えフラグデー
タの書き込みを行い、送信切り替えスイッチ７４を特定
の端末Ａの切り替えていた。この送信先端末の指定後、
送信データシフトレジスタ７２に送信すべきデータを書
き込んでいた。この送信データシフトレジスタ７２の送
信動作が終了した後、端末Ｂに対して同一動作を実行
し、同様に端末Ｃに対しも同様の動作を実行する。これ
らの手順により端末Ａから端末Ｃに対しての同一内容デ
ータの送信が完了する。
る。図７において、ＣＰＵ７１が端末Ａから端末Ｃに同
一内容のデータを送信する場合、まず端末Ａにデータを
送信するために、送信切り替えスイッチ７４を制御する
レジスタ７３に端末Ａ接続のための切り替えフラグデー
タの書き込みを行い、送信切り替えスイッチ７４を特定
の端末Ａの切り替えていた。この送信先端末の指定後、
送信データシフトレジスタ７２に送信すべきデータを書
き込んでいた。この送信データシフトレジスタ７２の送
信動作が終了した後、端末Ｂに対して同一動作を実行
し、同様に端末Ｃに対しも同様の動作を実行する。これ
らの手順により端末Ａから端末Ｃに対しての同一内容デ
ータの送信が完了する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来構成では、送信先が多数の場合、前記したように端
末限定手順と同一データ書き込みを端末台数分繰り返す
必要がある。
従来構成では、送信先が多数の場合、前記したように端
末限定手順と同一データ書き込みを端末台数分繰り返す
必要がある。
【０００４】本発明は上記例題を解決するもので、同一
データを送信する場合、繰り返し動作（ＣＰＵの書き込
み回数）を減少させて、ＣＰＵの負荷軽減を行うことが
できる同一データ多報装置を提供することを目的として
いる。
データを送信する場合、繰り返し動作（ＣＰＵの書き込
み回数）を減少させて、ＣＰＵの負荷軽減を行うことが
できる同一データ多報装置を提供することを目的として
いる。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の同一データ多数装置は、送信切り替えスイッ
チを制御しているレジスタにシフトレジスタ構成を取り
入れて、１組のデータ送信が終了すると転送許可シフト
レジスタの許可ビットを次段に移動させる構成とし、こ
の１組のデータ送信終了はデータのシフトクロックをカ
ウンタ回路でカウントすることで検出する構成とし、ま
た、送信データシフトレジスタもシフトレジスタの出力
を初段に帰還するリングバッファ構成とし、ＣＰＵの１
個の送信コマンド実行のみで複数の端末に同一データ内
容の送信を可能にしたものである。さらに、転送許可シ
フトレジスタのそれぞれのビットに対して送信を禁止す
るフラグレジスタを有せしめ、転送許可シフトレジスタ
の出力と対応するフラグ出力のＡＮＤ論理出力で送信切
り替えスイッチを制御するように構成したものである。
に本発明の同一データ多数装置は、送信切り替えスイッ
チを制御しているレジスタにシフトレジスタ構成を取り
入れて、１組のデータ送信が終了すると転送許可シフト
レジスタの許可ビットを次段に移動させる構成とし、こ
の１組のデータ送信終了はデータのシフトクロックをカ
ウンタ回路でカウントすることで検出する構成とし、ま
た、送信データシフトレジスタもシフトレジスタの出力
を初段に帰還するリングバッファ構成とし、ＣＰＵの１
個の送信コマンド実行のみで複数の端末に同一データ内
容の送信を可能にしたものである。さらに、転送許可シ
フトレジスタのそれぞれのビットに対して送信を禁止す
るフラグレジスタを有せしめ、転送許可シフトレジスタ
の出力と対応するフラグ出力のＡＮＤ論理出力で送信切
り替えスイッチを制御するように構成したものである。
【０００６】
【作用】本発明は上記した構成により、ＣＰＵの送信し
たいデータの送信データシフトレジスタへの書き込みも
１回で終了させることができ、ＣＰＵの１回の送信コマ
ンド実行のみで多数の端末の内の限定した特定複数端末
装置に同一データの送信を行うことができる。
たいデータの送信データシフトレジスタへの書き込みも
１回で終了させることができ、ＣＰＵの１回の送信コマ
ンド実行のみで多数の端末の内の限定した特定複数端末
装置に同一データの送信を行うことができる。
【０００７】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。図１は本発明の一実施例の同一データ
多数装置の構成図を示し、このデータ多報装置における
パラレルイン・シリアルアウトの送信データシフトレジ
スタを図２に、カウンタ回路を図３に、スイッチ切り替
え制御回路を図４にそれぞれ示す。
ながら説明する。図１は本発明の一実施例の同一データ
多数装置の構成図を示し、このデータ多報装置における
パラレルイン・シリアルアウトの送信データシフトレジ
スタを図２に、カウンタ回路を図３に、スイッチ切り替
え制御回路を図４にそれぞれ示す。
【０００８】図１において、１１はＣＰＵ、１２はＣＰ
Ｕ１１により送信すべきデータが書き込まれるリングバ
ッファ構造のパラレルイン・シリアルアウトの送信デー
タシフトレジスタ、１４は送信データシフトレジスタ１
２から出力されるデータを端末Ａ〜Ｃを切り替えて送出
する送信切り替えスイッチ、１５はＣＮＴ０〜ＣＮＴ２
の切り替え信号を出力して送信切り替えスイッチ１４の
切り替えを制御するスイッチ切り替え制御回路、１６は
スイッチ切り替え制御回路１５のアドレスを設定するア
ドレスデコーダ、１７は送信データシフトレジスタ１２
のアドレスを設定するアドレスデコーダ、１８はアドレ
スデコーダ１７の所期の信号でカウント動作しスイッチ
切り替え制御回路１５の切り替え信号ＣＮＴ０〜ＣＮＴ
２の出力のタイミングを設定するカウンタ回路である。
Ｕ１１により送信すべきデータが書き込まれるリングバ
ッファ構造のパラレルイン・シリアルアウトの送信デー
タシフトレジスタ、１４は送信データシフトレジスタ１
２から出力されるデータを端末Ａ〜Ｃを切り替えて送出
する送信切り替えスイッチ、１５はＣＮＴ０〜ＣＮＴ２
の切り替え信号を出力して送信切り替えスイッチ１４の
切り替えを制御するスイッチ切り替え制御回路、１６は
スイッチ切り替え制御回路１５のアドレスを設定するア
ドレスデコーダ、１７は送信データシフトレジスタ１２
のアドレスを設定するアドレスデコーダ、１８はアドレ
スデコーダ１７の所期の信号でカウント動作しスイッチ
切り替え制御回路１５の切り替え信号ＣＮＴ０〜ＣＮＴ
２の出力のタイミングを設定するカウンタ回路である。
【０００９】図２において、２０はたとえばＬＳ１６５
のようなシフトレジスタ、図３において、２１はたとえ
ばＬＳ１６０のようなカウンタ、２２はたとえばＬＳ７
４のようなＦＦタイプのレジスタ、図４において、２
３、２４、２５はたとえばＬＳ７４のような転送マスク
レジスタ、２６、２７、２８はたとえばＬＳ０８のよう
なアンドゲート、２９、３０、３１はたとえばＬＳ７４
のような転送許可シフトレジスタである。
のようなシフトレジスタ、図３において、２１はたとえ
ばＬＳ１６０のようなカウンタ、２２はたとえばＬＳ７
４のようなＦＦタイプのレジスタ、図４において、２
３、２４、２５はたとえばＬＳ７４のような転送マスク
レジスタ、２６、２７、２８はたとえばＬＳ０８のよう
なアンドゲート、２９、３０、３１はたとえばＬＳ７４
のような転送許可シフトレジスタである。
【００１０】次に上記構成の同一データ多報装置の動作
について説明する。まず、送信すべき端末を限定するた
めに、図４の転送マスクレジスタ２３、２４、２５のそ
れぞれにデータＨｉ，Ｌｏ，Ｈｉを書き込む。次に、図
２のシフトレジスタ２０にデータを書き込む。このとき
アドレスデコード１７の出力ＤＥＣ−Ａがアクティブに
なり、図３のカウンタ２１にデータ８ｈｅｘがロードさ
れる（図５のタイムチャート（ア）の点）。図４の転送
マスクレジスタ２３の出力ＸＣと転送許可シフトレジス
タ２９の出力ＹＣがともにＨｉになり、アンドゲート２
６の出力はＣＮＴ２＝Ｈｉとなり、図１の送信切り替え
スイッチ１４が端末Ａへ継ながる。ＣＬＫ入力に従い図
２のシフトレジスタ２０の出力データＸＯＵＴが１ビッ
トづつ端末Ａに転送される。転送とともに図２のリング
バッファを構成するシフトレジスタ２０の出力は自身の
シリアルインに接続され、次の送信データとなる。デー
タが８個転送された時点で図３のカウンタ２１よりリッ
プルキャリーＲＣＯが出力され、カウンタ２１に再度デ
ータ８ｈｅｘがロードされる。１ＣＬＫ遅れた時点で図
３のレジスタ２２からＤＯＮＥ−ＣＫが発生し、図４の
転送許可シフトレジスタ２９、３０、３１のデータが１
ビットシフトする（図５のタイムチャート（イ）の
点）。
について説明する。まず、送信すべき端末を限定するた
めに、図４の転送マスクレジスタ２３、２４、２５のそ
れぞれにデータＨｉ，Ｌｏ，Ｈｉを書き込む。次に、図
２のシフトレジスタ２０にデータを書き込む。このとき
アドレスデコード１７の出力ＤＥＣ−Ａがアクティブに
なり、図３のカウンタ２１にデータ８ｈｅｘがロードさ
れる（図５のタイムチャート（ア）の点）。図４の転送
マスクレジスタ２３の出力ＸＣと転送許可シフトレジス
タ２９の出力ＹＣがともにＨｉになり、アンドゲート２
６の出力はＣＮＴ２＝Ｈｉとなり、図１の送信切り替え
スイッチ１４が端末Ａへ継ながる。ＣＬＫ入力に従い図
２のシフトレジスタ２０の出力データＸＯＵＴが１ビッ
トづつ端末Ａに転送される。転送とともに図２のリング
バッファを構成するシフトレジスタ２０の出力は自身の
シリアルインに接続され、次の送信データとなる。デー
タが８個転送された時点で図３のカウンタ２１よりリッ
プルキャリーＲＣＯが出力され、カウンタ２１に再度デ
ータ８ｈｅｘがロードされる。１ＣＬＫ遅れた時点で図
３のレジスタ２２からＤＯＮＥ−ＣＫが発生し、図４の
転送許可シフトレジスタ２９、３０、３１のデータが１
ビットシフトする（図５のタイムチャート（イ）の
点）。
【００１１】このタイムチャート（イ）の点で、図４の
転送許可シフトレジスタ２９の出力ＹＣはＬｏになり、
アンドゲート２６の出力は、ＣＮＴ２＝Ｌｏとなる。代
わって、転送許可シフトレジスタ３０の出力ＹＢがＨｉ
になるが、図４の転送マスクレジスタ２４の出力ＸＢが
Ｌｏのために、アンドゲート２７の出力は、ＣＮＴ１＝
Ｌｏを維持し、図１の送信切り替えスイッチ１４が開放
端子へつながる。このとき、図２のシフトレジスタ２０
の動作は端末Ａの場合と同様に動作するが、ＣＮＴ１＝
Ｌｏの作用により、実質的に端末Ｂへデータは転送され
ない（図５のタイムチャート（イ）から図６のタイムチ
ャート（ウ）までの間）。
転送許可シフトレジスタ２９の出力ＹＣはＬｏになり、
アンドゲート２６の出力は、ＣＮＴ２＝Ｌｏとなる。代
わって、転送許可シフトレジスタ３０の出力ＹＢがＨｉ
になるが、図４の転送マスクレジスタ２４の出力ＸＢが
Ｌｏのために、アンドゲート２７の出力は、ＣＮＴ１＝
Ｌｏを維持し、図１の送信切り替えスイッチ１４が開放
端子へつながる。このとき、図２のシフトレジスタ２０
の動作は端末Ａの場合と同様に動作するが、ＣＮＴ１＝
Ｌｏの作用により、実質的に端末Ｂへデータは転送され
ない（図５のタイムチャート（イ）から図６のタイムチ
ャート（ウ）までの間）。
【００１２】端末Ｂへの内部動作が終了すると、図３の
カウンタ２１よりリップルキャリーＲＣＯが出力され、
カウンタ２１に再度データ８ｈｅｘがロードされる。１
ＣＬＫ遅れた時点で図３のレジスタ２２からＤＯＮＥ−
ＣＫが発生し、図４の転送許可シフトレジスタ２９、３
０、３１のデータが１ビットシフトする（図６のタイム
チャート（ウ）の点）。
カウンタ２１よりリップルキャリーＲＣＯが出力され、
カウンタ２１に再度データ８ｈｅｘがロードされる。１
ＣＬＫ遅れた時点で図３のレジスタ２２からＤＯＮＥ−
ＣＫが発生し、図４の転送許可シフトレジスタ２９、３
０、３１のデータが１ビットシフトする（図６のタイム
チャート（ウ）の点）。
【００１３】このタイムチャート（ウ）の点で、図４の
転送許可シフトレジスタ３０の出力ＹＢはＬｏになり、
アンドゲート２７の出力は、ＣＮＴ１＝Ｌｏとなる。代
わって、転送許可シフトレジスタ３１の出力ＹＡがＨｉ
になり、図４の転送マスクレジスタ２５の出力ＸＡがＨ
ｉのために、図４のアンドゲート２８の出力はＣＮＴ０
＝Ｈｉとなり、図１の送信切り替えスイッチ１４が端末
Ｃへつながる。ＣＬＫ入力に従い図２のシフトレジスタ
２０出力データＸＯＵＴが１ビットづつ端末Ｃに転送さ
れる。データが８個転送された時点で図３のカウンタ２
１よりリップルキャリーＲＣＯが出力され、カウンタ２
１に再度データ８ｈｅｘがロードされる。１ＣＬＫ遅れ
た時点で図３のレジスタ２２からＤＯＮＥ−ＣＫが発生
し、図４の転送許可シフトレジスタ２９、３０、３１の
データが１ビットシフトする（図６のタイムチャート
（エ）の点）。したがって、図４の転送許可シフトレジ
スタ３１の出力ＹＡはＬｏになり、アンドゲート２８の
出力は、ＣＮＴ０＝Ｌｏとなる。これにより端末Ａ，Ｃ
へのデータ転送が終了し、これとともに全ての端末への
接続が絶たれる。
転送許可シフトレジスタ３０の出力ＹＢはＬｏになり、
アンドゲート２７の出力は、ＣＮＴ１＝Ｌｏとなる。代
わって、転送許可シフトレジスタ３１の出力ＹＡがＨｉ
になり、図４の転送マスクレジスタ２５の出力ＸＡがＨ
ｉのために、図４のアンドゲート２８の出力はＣＮＴ０
＝Ｈｉとなり、図１の送信切り替えスイッチ１４が端末
Ｃへつながる。ＣＬＫ入力に従い図２のシフトレジスタ
２０出力データＸＯＵＴが１ビットづつ端末Ｃに転送さ
れる。データが８個転送された時点で図３のカウンタ２
１よりリップルキャリーＲＣＯが出力され、カウンタ２
１に再度データ８ｈｅｘがロードされる。１ＣＬＫ遅れ
た時点で図３のレジスタ２２からＤＯＮＥ−ＣＫが発生
し、図４の転送許可シフトレジスタ２９、３０、３１の
データが１ビットシフトする（図６のタイムチャート
（エ）の点）。したがって、図４の転送許可シフトレジ
スタ３１の出力ＹＡはＬｏになり、アンドゲート２８の
出力は、ＣＮＴ０＝Ｌｏとなる。これにより端末Ａ，Ｃ
へのデータ転送が終了し、これとともに全ての端末への
接続が絶たれる。
【００１４】
【発明の効果】以上のように、本発明によれば、１組の
データ書き込み動作のみで選択限定された複数端末に対
して、同一のデータ送信を実現することができる優れた
同一データ多報装置を実現できるものである。
データ書き込み動作のみで選択限定された複数端末に対
して、同一のデータ送信を実現することができる優れた
同一データ多報装置を実現できるものである。
【図１】本発明の一実施例の同一データ多報装置のブロ
ック図
ック図
【図２】同同一データ多報装置における送信データシフ
トレジスタの構成図
トレジスタの構成図
【図３】同同一データ多報装置におけるカウンタ回路の
構成図
構成図
【図４】同同一データ多報装置におけるスイッチ切り替
え制御回路の構成図
え制御回路の構成図
【図５】同同一データ多報装置におけるクロック出力タ
イミングチャート（１）
イミングチャート（１）
【図６】同同一データ多報装置におけるクロック出力タ
イミングチャート（２）
イミングチャート（２）
【図７】従来の回路例を示す構成図
１１ ＣＰＵ １２ 送信データシフトレジスタ（パラレルイン・シリ
アルアウト） １４ 送信切り替えスイッチ １５ スイッチ切り替え制御回路 １６、１７ アドレスデコード １８ カウンタ回路 ２０ シフトレジスタ ２１ カウンタ ２２ レジスタ ２３、２４、２５ 移送マスクレジスタ ２９、３０、３１ 移送許可シフトレジスタ
アルアウト） １４ 送信切り替えスイッチ １５ スイッチ切り替え制御回路 １６、１７ アドレスデコード １８ カウンタ回路 ２０ シフトレジスタ ２１ カウンタ ２２ レジスタ ２３、２４、２５ 移送マスクレジスタ ２９、３０、３１ 移送許可シフトレジスタ
Claims (2)
- 【請求項１】 １個の中央制御装置に複数の端末が接続
され、中央制御装置からそれぞれの端末に同一内容のデ
ータを送信する装置であって、前記送信を同一内容デー
タで複数回実行するための送信データシフトレジスタ
と、複数端末から特定の端末を選択する送信切り替えス
イッチと、この送信切り替えスイッチの切り替えを順次
行う転送許可シフトレジスタからなるスイッチ切り替え
制御回路とを備え、中央制御装置の１回の送信コマンド
実行のみで複数の端末に同一データ内容の送信を可能に
したことを特徴とする同一データ多報装置。 - 【請求項２】 複数の端末の内、特定の端末に対して転
送動作を実行しないようなマスク機能を有する転送許可
フラグレジスタを備えたことを特徴とする請求項１記載
の同一データ多報装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190206A JPH0856345A (ja) | 1994-08-12 | 1994-08-12 | 同一データ多報装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190206A JPH0856345A (ja) | 1994-08-12 | 1994-08-12 | 同一データ多報装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0856345A true JPH0856345A (ja) | 1996-02-27 |
Family
ID=16254234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6190206A Pending JPH0856345A (ja) | 1994-08-12 | 1994-08-12 | 同一データ多報装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0856345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11272447A (ja) * | 1997-12-02 | 1999-10-08 | Digital Equip Corp <Dec> | ビット複写によりビット深さを増加する方法 |
-
1994
- 1994-08-12 JP JP6190206A patent/JPH0856345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11272447A (ja) * | 1997-12-02 | 1999-10-08 | Digital Equip Corp <Dec> | ビット複写によりビット深さを増加する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8364873B2 (en) | Data transmission system and a programmable SPI controller | |
| AU721764B2 (en) | High performance universal multi-port internally cached dynamic random access memory system, architecture and method | |
| JPH04326270A (ja) | シリアルアクセスメモリの倍速コントロール方式 | |
| US20040098517A1 (en) | System and method for serial-to-parallel and/or parallel-to-serial data conversion | |
| JPH0963263A (ja) | 半導体記憶装置 | |
| JPH04312152A (ja) | ネットワーク用入出力装置 | |
| JP2001195353A (ja) | Ｄｍａ転送システム | |
| JPH04165810A (ja) | パルス発生回路 | |
| JP2007520115A (ja) | 装置、方法、システム、機械読み取り可能な媒体 | |
| US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
| US5802387A (en) | Efficient data transfer in a digital signal processor | |
| JP4060270B2 (ja) | 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法 | |
| JP3659345B2 (ja) | バス・システム及び信号伝送方法 | |
| US7519848B2 (en) | Data transfer apparatus | |
| JPS63136395A (ja) | 半導体記憶装置 | |
| JP3651672B2 (ja) | 演算処理システム、特に通信装置のための演算処理システム | |
| JPH01103755A (ja) | データ転送装置 | |
| JP2619167B2 (ja) | 入出力制御回路 | |
| JPH04160460A (ja) | シリアルデータ送受信装置 | |
| JPH07134643A (ja) | Ｆｉｆｏメモリ | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH08263427A (ja) | インタフェース回路 | |
| JPH08265393A (ja) | シリアル通信方法およびシリアル通信コントローラ | |
| JPS6384345A (ja) | デ−タ受信回路 | |
| JPH03158041A (ja) | データ多重転送方式 |