JPS6336551A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6336551A JPS6336551A JP61178846A JP17884686A JPS6336551A JP S6336551 A JPS6336551 A JP S6336551A JP 61178846 A JP61178846 A JP 61178846A JP 17884686 A JP17884686 A JP 17884686A JP S6336551 A JPS6336551 A JP S6336551A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die
- bonding
- insulating substrate
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に薄型樹脂封止半導体装
置に関する。
置に関する。
従来、薄型樹脂封止半導体装置はチップオンボード又は
ＣＯＢと称されており、例えば、日経エレクトロニクス
マイクロデバイセズ１９８４年６月１１日号、 Ｐ２Ｓ
５−Ｐ２Ｓ５に記載されているように、チップ搭載用プ
リント配線基板に直接半導体チップを゛載せ、これをポ
ツティング樹脂で封止する構成となっている。
ＣＯＢと称されており、例えば、日経エレクトロニクス
マイクロデバイセズ１９８４年６月１１日号、 Ｐ２Ｓ
５−Ｐ２Ｓ５に記載されているように、チップ搭載用プ
リント配線基板に直接半導体チップを゛載せ、これをポ
ツティング樹脂で封止する構成となっている。
このような従来のＣＯＢ型薄望薄型樹脂封止半導体装置
例を第５図に示す。即ち、図示のように、この種の半導
体装置は回路基板３１を主体として構成している。この
回路基板３１は、ガラスエポキシ、ポリイミド、トリア
ジン等からなる絶縁基板３２０表面に接着剤Ｎ３３を介
して導体配線層３４を形成している。また、プリント配
線基板と同一構造を有するこの回路基板３１の略中夫に
はチップ塔載用開孔３５を開設するとともに、この裏面
位置には接着剤層３６によって銅板等の支持基板３７を
固着している。そして、半導体チップ３８は銀ペースト
のようなダイボンド材３９を用いてこの支持基板３７上
に載置し、固定している。
例を第５図に示す。即ち、図示のように、この種の半導
体装置は回路基板３１を主体として構成している。この
回路基板３１は、ガラスエポキシ、ポリイミド、トリア
ジン等からなる絶縁基板３２０表面に接着剤Ｎ３３を介
して導体配線層３４を形成している。また、プリント配
線基板と同一構造を有するこの回路基板３１の略中夫に
はチップ塔載用開孔３５を開設するとともに、この裏面
位置には接着剤層３６によって銅板等の支持基板３７を
固着している。そして、半導体チップ３８は銀ペースト
のようなダイボンド材３９を用いてこの支持基板３７上
に載置し、固定している。
この半導体チップ３８のポンディングパッド３８ａと導
体配線Ｎ３４は金線等のボンディング線４０で結線し、
更に、接着剤層４１で導体配線層３４上に固着した樹脂
枠４２内に充填したエポキシ等のポッティング樹脂４３
で封止を行った構成となっている。
体配線Ｎ３４は金線等のボンディング線４０で結線し、
更に、接着剤層４１で導体配線層３４上に固着した樹脂
枠４２内に充填したエポキシ等のポッティング樹脂４３
で封止を行った構成となっている。
上述した従来のＣＯＢ型樹脂封止半導体装置は、回路基
板に半導体チップを載置するキャビティを形成するため
に、開孔を設け、更に半導体チップを載置すべき支持基
板を回路基板の裏に設ける必要があり、或いは、基板自
体を座ぐり加工する必要がある。しかしながら、このよ
うな構造では回路基板３１の厚さに、支持基ｔｆｉ３７
及びポッティング樹脂４３の厚さが加わって厚さの増大
を招き、せいぜい１．５ｆｉ厚、更に薄くても１龍厚程
度までしか実現できなかった。特に、最近のＩＣカード
と呼ばれる半導体装置応用では、厚さは１ｆｌ以下にす
る必要が出ており、これを実現するためには上記した従
来構造の半導体装置を適用することは困難である。
板に半導体チップを載置するキャビティを形成するため
に、開孔を設け、更に半導体チップを載置すべき支持基
板を回路基板の裏に設ける必要があり、或いは、基板自
体を座ぐり加工する必要がある。しかしながら、このよ
うな構造では回路基板３１の厚さに、支持基ｔｆｉ３７
及びポッティング樹脂４３の厚さが加わって厚さの増大
を招き、せいぜい１．５ｆｉ厚、更に薄くても１龍厚程
度までしか実現できなかった。特に、最近のＩＣカード
と呼ばれる半導体装置応用では、厚さは１ｆｌ以下にす
る必要が出ており、これを実現するためには上記した従
来構造の半導体装置を適用することは困難である。
また、従来技術では、回路基板を形成した後で、支持基
板を設けなければならず、加工が複雑になるという問題
もある。
板を設けなければならず、加工が複雑になるという問題
もある。
−本発明の半導体装置は、パフケージの厚さの低減を図
るとともに製造の容易化を達成するものである。
るとともに製造の容易化を達成するものである。
本発明の半導体装置は、絶縁基板と、この上に設けた導
体配線とで回路基板を構成し、前記導体配線には半導体
チップを搭載するダイボンド部及びこれを支持する吊り
リード部を形成し、絶縁基板には前記ダイボンド部及び
吊りリード部と略同一寸法の開孔を夫々設け、ダイボン
ド部及び吊りリード部を押し下げ加工して夫々を各開孔
内に収納し、かつダイボンド部に半導体チップを搭載し
た構成としている。
体配線とで回路基板を構成し、前記導体配線には半導体
チップを搭載するダイボンド部及びこれを支持する吊り
リード部を形成し、絶縁基板には前記ダイボンド部及び
吊りリード部と略同一寸法の開孔を夫々設け、ダイボン
ド部及び吊りリード部を押し下げ加工して夫々を各開孔
内に収納し、かつダイボンド部に半導体チップを搭載し
た構成としている。
次に、本発明を図面を参照して説明する。
第１図（Ａ）及び（Ｂ）は本発明の第１実施例の平面図
及びそのＢＢ線に沿う断面図であり、半導体装置１は回
路基板３に半導体チ・ノブ２を載置し、ポッティング樹
脂４で封止された構造となっている。
及びそのＢＢ線に沿う断面図であり、半導体装置１は回
路基板３に半導体チ・ノブ２を載置し、ポッティング樹
脂４で封止された構造となっている。
即ち、前記回路基板３は０．２ｍ厚のガラスエポキシ類
の絶縁基板５を主体に構成しており、この略中央位置に
は正方形をしたダイボンド部用開孔６を開設し、更にこ
のダイボンド部用開孔６の対向辺２箇所には切り欠き状
の吊りリード用開孔７を形成している。そして、この絶
縁基板５の表面には、３５μｍ厚の銅箔の導体層を所要
のパターンに形成した導体配線８を数１０μｍ厚のエポ
キシ接着剤層９によって貼付している。この導体配線８
の中央部にはダイボンド部８ａを形成しており、このダ
准ボンド部８ａに前記半導体チップ２を搭載している。
の絶縁基板５を主体に構成しており、この略中央位置に
は正方形をしたダイボンド部用開孔６を開設し、更にこ
のダイボンド部用開孔６の対向辺２箇所には切り欠き状
の吊りリード用開孔７を形成している。そして、この絶
縁基板５の表面には、３５μｍ厚の銅箔の導体層を所要
のパターンに形成した導体配線８を数１０μｍ厚のエポ
キシ接着剤層９によって貼付している。この導体配線８
の中央部にはダイボンド部８ａを形成しており、このダ
准ボンド部８ａに前記半導体チップ２を搭載している。
このダイボンド部８ａは吊りリード部８ｂによってリー
ド部８ｃに連続形成しており、この吊りリード部８ｂを
吊りリード用開孔７において曲げ加工することにより、
前記絶縁基板５のダイボンド部用開孔６内において基板
５の厚さ内に配設している。なお、前記導体層′ｆａ８
は銅板の表面にＮｉメツキ５μｍ、Ａｕメツキ０．５μ
ｍを施しである。
ド部８ｃに連続形成しており、この吊りリード部８ｂを
吊りリード用開孔７において曲げ加工することにより、
前記絶縁基板５のダイボンド部用開孔６内において基板
５の厚さ内に配設している。なお、前記導体層′ｆａ８
は銅板の表面にＮｉメツキ５μｍ、Ａｕメツキ０．５μ
ｍを施しである。
しかる上で、半導体チップ２のポンディングパッド２ａ
と外部導出用リード部８ｄとをポンデイ′ング線１０に
より接続し、かつこの上にポッティング樹脂４を被着し
てこれら半導体チップ２及びボンディング線１０を樹脂
封止している。ここで、ポッティング樹脂４を基板上面
に０．３μｍ程度の厚さに形成すれば、本実施例では、
０．６〜０．７朋厚程度の薄型半導体装置を構成できる
。
と外部導出用リード部８ｄとをポンデイ′ング線１０に
より接続し、かつこの上にポッティング樹脂４を被着し
てこれら半導体チップ２及びボンディング線１０を樹脂
封止している。ここで、ポッティング樹脂４を基板上面
に０．３μｍ程度の厚さに形成すれば、本実施例では、
０．６〜０．７朋厚程度の薄型半導体装置を構成できる
。
前記半導体装置の製造方法を第２図を用いて節単に説明
する。
する。
先ず、第２図（ａ、）に示すように、絶縁基板５を打抜
き加工してダイボンド部用開孔６と、これに続く吊りリ
ード用開孔７を開設する。そして、この絶縁基板５の上
面に同図（ａ２）のように接着剤層９によって導体配線
８となるメツキ済みの銅箔を貼り付ける。
き加工してダイボンド部用開孔６と、これに続く吊りリ
ード用開孔７を開設する。そして、この絶縁基板５の上
面に同図（ａ２）のように接着剤層９によって導体配線
８となるメツキ済みの銅箔を貼り付ける。
次いで、同図（ｂｌ ）のように、この銅箔に対してフ
ォトレジスト エツチング加工処理を施し、ダイボンド
部３ａ、吊りリード部８ｂ、 リード部８ｃ及び８ｄ
をパターン形成し、導体配線８を形成する。そして、こ
の絶縁基板４及び導体配線８を、同図（ｂ２）のように
下方に曲げ形成可能な曲げ装置２０内に設置し、ダイボ
ンド部８ａ及び吊りリード部８ｂを曲げ加工する。この
曲げ装置２０は、ポンチ金型２１．押え金型２２．受は
金型２３を有しており、抑え金型２２で絶縁基板４の周
囲を押圧固定し、ポンチ金型２１でダイボンド部８ａ及
び吊りリード部８ｂを下方に曲げ加工する。
ォトレジスト エツチング加工処理を施し、ダイボンド
部３ａ、吊りリード部８ｂ、 リード部８ｃ及び８ｄ
をパターン形成し、導体配線８を形成する。そして、こ
の絶縁基板４及び導体配線８を、同図（ｂ２）のように
下方に曲げ形成可能な曲げ装置２０内に設置し、ダイボ
ンド部８ａ及び吊りリード部８ｂを曲げ加工する。この
曲げ装置２０は、ポンチ金型２１．押え金型２２．受は
金型２３を有しており、抑え金型２２で絶縁基板４の周
囲を押圧固定し、ポンチ金型２１でダイボンド部８ａ及
び吊りリード部８ｂを下方に曲げ加工する。
この曲げ加工によって、同図（ｃ、）、 （ｃ、）の
ように、導体配線８は、ダイボンド部８ａの底面が絶縁
基板５の底面と略同−レベルとなるように曲げ加工され
る。このとき、ダイボンド部８ａ及び吊りリード部８ｂ
は、夫々ダイボンド部用開孔６及び吊りリード用開孔７
と略同一寸法に形成しているので両者間に隙間が生じる
ことは殆どない。
ように、導体配線８は、ダイボンド部８ａの底面が絶縁
基板５の底面と略同−レベルとなるように曲げ加工され
る。このとき、ダイボンド部８ａ及び吊りリード部８ｂ
は、夫々ダイボンド部用開孔６及び吊りリード用開孔７
と略同一寸法に形成しているので両者間に隙間が生じる
ことは殆どない。
したがって、このように加工された導体配線８のダイボ
ンド部８にダイボンド剤１１を用いて半導体チップ２を
載置固着し、ボンディング線１０で半導体チップ２のボ
ンディングバンド２ａと導体配線８のリード部８ｄを結
線し、エポキシ等の゛ポツティング樹脂４で封止するこ
とにより、樹脂洩れが殆どない第１図に示す半導体装置
を得ることができる。
ンド部８にダイボンド剤１１を用いて半導体チップ２を
載置固着し、ボンディング線１０で半導体チップ２のボ
ンディングバンド２ａと導体配線８のリード部８ｄを結
線し、エポキシ等の゛ポツティング樹脂４で封止するこ
とにより、樹脂洩れが殆どない第１図に示す半導体装置
を得ることができる。
したがって、この半導体装置によれば、半導体チップ２
を支持するための導体配線のダイボンド部８ａを回路基
板３の厚さ内に収納しているので従来のように半導体チ
ップを支持するための部材を回路基板の裏面に設ける必
要はなく、半導体装置の厚さの低減を図ることができ、
薄型のＣＯＢパッケージとして極めて有効となる。
を支持するための導体配線のダイボンド部８ａを回路基
板３の厚さ内に収納しているので従来のように半導体チ
ップを支持するための部材を回路基板の裏面に設ける必
要はなく、半導体装置の厚さの低減を図ることができ、
薄型のＣＯＢパッケージとして極めて有効となる。
第３図は本発明の第２実施例の断面図であり、図中第１
図と同一部分には同一符号を付している。
図と同一部分には同一符号を付している。
この実施例の薄型半導体装置は、樹脂４をポッティング
する前に、ボンディング線１０を囲むように０．３ ｍ
ｍ程度のポリイミド製の樹脂止め枠１２を接着剤１３に
よって導体配線８の表面上に接着固定したものである。
する前に、ボンディング線１０を囲むように０．３ ｍ
ｍ程度のポリイミド製の樹脂止め枠１２を接着剤１３に
よって導体配線８の表面上に接着固定したものである。
これによりポツティング樹脂４に粘性の低いものを使用
することが可能となり、その表面に平坦化を図って半導
体装置の全体厚さを更に低減することができる。この実
施例では０．７ｍｍ厚程度の薄型のものを得ることがで
きた。
することが可能となり、その表面に平坦化を図って半導
体装置の全体厚さを更に低減することができる。この実
施例では０．７ｍｍ厚程度の薄型のものを得ることがで
きた。
第４図には、本発明の第３実施例の平面図を示し、半導
体装置をより安定してダイボンドできるように、改良さ
れた半導体装置用フィルムキャリヤフレーム１４を示し
である。即ち、導体配線１５に形成したダイボンド部１
５ａはフレーム１４に設けられたダイボンド用開孔１６
の中に、４本の吊りリード部１５ｂで支えられながら押
し込まれている。このダイボンド用開孔１６には、４箇
所の吊りリード用開孔１７が周辺に設けられている。吊
りリード部１５ｂは４箇所の吊りリード開孔１７位置で
曲げ加工を受けており、ダイボンド部１５ａを並行に支
える役割をしてダイボンドが容易に行えるよう考慮して
いる。図中、１５ｃは吊りリード１５ｂに連続するリー
ド部、１５ｄは外部導出用のリード部である。
体装置をより安定してダイボンドできるように、改良さ
れた半導体装置用フィルムキャリヤフレーム１４を示し
である。即ち、導体配線１５に形成したダイボンド部１
５ａはフレーム１４に設けられたダイボンド用開孔１６
の中に、４本の吊りリード部１５ｂで支えられながら押
し込まれている。このダイボンド用開孔１６には、４箇
所の吊りリード用開孔１７が周辺に設けられている。吊
りリード部１５ｂは４箇所の吊りリード開孔１７位置で
曲げ加工を受けており、ダイボンド部１５ａを並行に支
える役割をしてダイボンドが容易に行えるよう考慮して
いる。図中、１５ｃは吊りリード１５ｂに連続するリー
ド部、１５ｄは外部導出用のリード部である。
更に、Ｔ字状の吊りリード支え補強部１５ｅは、外部端
子リードとして使用しない場合のために、吊りリードの
フレーム材への接着を強化したものである。
子リードとして使用しない場合のために、吊りリードの
フレーム材への接着を強化したものである。
′ ここで、本フレーム１４は、アウターリードボンド
用の開孔１８を設けた場合を示したが、半導体チップを
載置してこれを実装封止をすれば、前記第１及び第２の
各実施例と殆ど同一厚の薄型半導体装置を得られること
は言うまでもない。
用の開孔１８を設けた場合を示したが、半導体チップを
載置してこれを実装封止をすれば、前記第１及び第２の
各実施例と殆ど同一厚の薄型半導体装置を得られること
は言うまでもない。
また、長尺のフィルムキャリヤ状フレームとして構成し
ても何ら差し支えないことも明らかである。
ても何ら差し支えないことも明らかである。
以上説明したように本発明は、絶縁基板と導体配線とで
回路基板を構成し、絶縁基板には導体配線に設けたダイ
ボンド部及び吊りリード部と略同一寸法の開孔を夫々設
け、これらダイボンド部及び吊りリード部を押し下げ加
工して夫々を各開孔内に収納した上でダイボンド部に半
導体チップを搭載しているので、半導体装置の全体の厚
さを格段に低減でき、全体厚が１鶴以下の薄型半導体装
置を実現できる。また、上記開孔とダイボンド部。
回路基板を構成し、絶縁基板には導体配線に設けたダイ
ボンド部及び吊りリード部と略同一寸法の開孔を夫々設
け、これらダイボンド部及び吊りリード部を押し下げ加
工して夫々を各開孔内に収納した上でダイボンド部に半
導体チップを搭載しているので、半導体装置の全体の厚
さを格段に低減でき、全体厚が１鶴以下の薄型半導体装
置を実現できる。また、上記開孔とダイボンド部。
吊りリード部の寸法を殆ど同一としているので、液洩れ
のない樹脂封止をも可能にする。特に、粘性の低い樹脂
を使用する場合にも上記開孔とダイボンド部、吊りリー
ド部の間の隙間からの樹脂洩れが生じることはなく樹脂
の厳しい管理は必要ない。また、半導体チップの支持基
板等を付設する必要はなく、製造工程を削減してその容
易化を達成できる。
のない樹脂封止をも可能にする。特に、粘性の低い樹脂
を使用する場合にも上記開孔とダイボンド部、吊りリー
ド部の間の隙間からの樹脂洩れが生じることはなく樹脂
の厳しい管理は必要ない。また、半導体チップの支持基
板等を付設する必要はなく、製造工程を削減してその容
易化を達成できる。
第１図（Ａ）、 （Ｂ）は本発明の第１実施例の平面
図及びそのＢＢ線断面図、第２図（’ａ、）。 （ａ２）乃至第２図（ｃ＋）、（ｃ、）は第１図の半導
体装置を製造する工程を示す平面図及び断面図、第３図
は本発明の第２実施例の断面図、第４図は本発明の第３
実施例の平面図、第５図は従来構造の断面図である。 １・・・半導体装置、２・・・半導体チップ、３・・・
回路基板、４・・・ポツティング樹脂、５・・・絶縁基
板、６・・・ダイボンド部用開孔、７・・・吊りリード
用開孔、８・・・導体配線、８ａ・・・ダイボンド部、
８ｂ・・・吊りリード部、１０・・・ボンディング線、
１２・・・樹脂止め枠、１４・・・フィルムキャリヤフ
レーム、１５・・・導”体配線、１５ａ・・・ダイボン
ド部、１５ｂ・・・吊りリード部、１６・・・ダイボン
ド部用開孔、１７・・・吊りリード用開孔、１８・・・
アウタリードボンド用開孔、２０・・・曲げ装置、３１
・・・回路基板、３２・・・絶縁基板、３４・・・導体
配線層、３５・・・開孔、３７・・・支持基板、３８・
・・半導体チップ、４０・・・ボンディング線、４２・
・・樹脂枠、４３・・・樹脂。 代理人 弁理士 鈴 木 章 夫 −２！ （ａ２） 第２図 第 ２図 第３図 第４図 第５図
図及びそのＢＢ線断面図、第２図（’ａ、）。 （ａ２）乃至第２図（ｃ＋）、（ｃ、）は第１図の半導
体装置を製造する工程を示す平面図及び断面図、第３図
は本発明の第２実施例の断面図、第４図は本発明の第３
実施例の平面図、第５図は従来構造の断面図である。 １・・・半導体装置、２・・・半導体チップ、３・・・
回路基板、４・・・ポツティング樹脂、５・・・絶縁基
板、６・・・ダイボンド部用開孔、７・・・吊りリード
用開孔、８・・・導体配線、８ａ・・・ダイボンド部、
８ｂ・・・吊りリード部、１０・・・ボンディング線、
１２・・・樹脂止め枠、１４・・・フィルムキャリヤフ
レーム、１５・・・導”体配線、１５ａ・・・ダイボン
ド部、１５ｂ・・・吊りリード部、１６・・・ダイボン
ド部用開孔、１７・・・吊りリード用開孔、１８・・・
アウタリードボンド用開孔、２０・・・曲げ装置、３１
・・・回路基板、３２・・・絶縁基板、３４・・・導体
配線層、３５・・・開孔、３７・・・支持基板、３８・
・・半導体チップ、４０・・・ボンディング線、４２・
・・樹脂枠、４３・・・樹脂。 代理人 弁理士 鈴 木 章 夫 −２！ （ａ２） 第２図 第 ２図 第３図 第４図 第５図
Claims (2)
- （１）絶縁基板と、この上に設けた導体配線とで回路基
板を構成し、前記導体配線には半導体チップを搭載する
ダイボンド部及びこれを支持する吊りリード部を形成し
、前記絶縁基板には前記ダイボンド部及び吊りリード部
と略同一寸法の開孔を夫々設け、前記ダイボンド部及び
吊りリード部を押し下げ加工して夫々を前記各開孔内に
収納し、かつダイボンド部に半導体チップを搭載させた
ことを特徴とする半導体装置。 - （２）各開孔内にポッティング樹脂を充填し、半導体チ
ップ及びボンディング線を樹脂封止してなる特許請求の
範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178846A JPS6336551A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178846A JPS6336551A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6336551A true JPS6336551A (ja) | 1988-02-17 |
Family
ID=16055693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178846A Pending JPS6336551A (ja) | 1986-07-31 | 1986-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6336551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821116B2 (en) | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
| JP2014222695A (ja) * | 2013-05-13 | 2014-11-27 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
-
1986
- 1986-07-31 JP JP61178846A patent/JPS6336551A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821116B2 (en) | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
| JP2014222695A (ja) * | 2013-05-13 | 2014-11-27 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025650A (en) | Semiconductor device including a frame terminal | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6731010B2 (en) | Resin sealed stacked semiconductor packages with flat surfaces | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| KR19980020726A (ko) | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 | |
| JP2000340714A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH02502323A (ja) | 集積回路用支持組立体 | |
| JPH03112688A (ja) | Ｉｃカード | |
| US20040042185A1 (en) | Tab package and method for fabricating the same | |
| JP2000243891A (ja) | 樹脂封止型半導体装置，その製造方法及びリードフレーム | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS6336551A (ja) | 半導体装置 | |
| KR900001004A (ko) | 플라스틱 캡슐형 멀티칩 하이브리드 집적회로 | |
| JP2003273311A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| JPH11354673A (ja) | 半導体装置 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| KR0134646B1 (ko) | 역적층 초박형 패키지 및 그 제조방법 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JPH02154435A (ja) | 半導体装置 | |
| JP2797732B2 (ja) | Ｉｃパッケージ | |
| JPH03265148A (ja) | 半導体装置及びその製造方法 | |
| JPH02198147A (ja) | Ｉｃパッケージ | |
| KR950003906B1 (ko) | 탭 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 |