JPS6336599B2 - - Google Patents

Info

Publication number
JPS6336599B2
JPS6336599B2 JP55061865A JP6186580A JPS6336599B2 JP S6336599 B2 JPS6336599 B2 JP S6336599B2 JP 55061865 A JP55061865 A JP 55061865A JP 6186580 A JP6186580 A JP 6186580A JP S6336599 B2 JPS6336599 B2 JP S6336599B2
Authority
JP
Japan
Prior art keywords
input
key
clock
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55061865A
Other languages
English (en)
Other versions
JPS56158530A (en
Inventor
Sadahiro Takuhara
Kazumi Kawashima
Minoru Ueda
Hirosuke Yamamoto
Masao Furuta
Yoshihiro Izumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6186580A priority Critical patent/JPS56158530A/ja
Publication of JPS56158530A publication Critical patent/JPS56158530A/ja
Publication of JPS6336599B2 publication Critical patent/JPS6336599B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J9/00Remote-control of tuned circuits; Combined remote-control of tuning and other functions, e.g. brightness, amplification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Selective Calling Equipment (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路素子にキーマトリクスから
の入力とそれ以外の補助制御入力とをともに入力
できるようにする装置に関し、入出用の端子数を
最少数にすることができ集積回路素子化に有利な
装置を提供しようとするものである。
テレビジヨン受像機において、チヤンネル切換
えや電源、音量その他の制御をキーマトリクスの
操作により行うとともに、遠隔制御によつても行
なえるようにするものが多くなつてきており、そ
れらの制御入力をマイクロコンピユータを用いた
集積回路素子によつて判別処理するものが考えら
れている。
まず、そのような場合に従来から用いられてき
た制御入力装置について、第1図を参照して説明
する。ここで、1は判別処理用の集積回路素子、
2はその外部に接続した主入力用のキーマトリク
ス、3はやはりその外部に接続した補助入力用の
補助制御信号発生回路としてのリモートコントロ
ール受信回路である。判別処理用の集積回路素子
1中には、基本クロツク発生回路4と、その出力
の基本クロツクを分周する等してそれぞれ位相が
異なる4個の多相クロツクをキー入力用クロツク
として発生する多相クロツク発生回路5と、キー
判別回路6と、キーマトリクス2からのキー入力
用クロツク入力とリモートコントロール受信回路
3からの入力とによりチヤンネルや電源、音量等
の切換制御を行なう制御回路7とを備えている。
8はキー入力用クロツクの出力端子、9はキーマ
トリクス2からの操作により選択されたキー入力
用クロツクの入力端子、10はリモートコントロ
ール受信回路3からの制御用信号の入力端子、1
1は切換制御出力の出力端子である。
キー判別回路6では、4相のキー入力用クロツ
クと、キーマトリクス2の12個のキースイツチの
うちのいずれかのものが操作されたときに3個の
入力端子9のうちのいずれかに入力されるキー入
力用クロツクとの論理積をとることによつていず
れのキースイツチが操作されたかを判別して、そ
の判別出力を制御回路7に供給する。制御回路7
は、そのキー判別回路6からの判別出力およびリ
モートコントロール受信回路3から入力端子10
を介して入力された補助制御用入力に従つて、チ
ヤンネルや電源、音量等を切換制御するための制
御出力を切換制御端子11に出力して、被制御回
路に加える。
ところが、このような従来の装置においては、
キーマトリクス2とリモートコントロール受信回
路3との2つの制御入力手段からの制御入力を加
えるためにはどうしても2組の入力端子9および
10が必要であつて、集積回路素子1に設けるピ
ン数が多くなり、集積回路素子化するのに不利に
なるという不都合があつた。
そこで本発明はかかる従来の欠点を解消して、
最少数の端子によりキーマトリクスからの入力と
補助制御信号発生回路からの補助制御用入力とを
ともに入力することができ集積回路素子化に適し
た装置を提供することを目的とするものである。
以下、本発明につき、その一実施例を示す第2
〜5図を参照して詳細に説明する。
図において、12は制御用入力判別処理用の集
積回路素子、13はその外部に接続した主入力用
のキーマトリクス、14はやはりその外部に接続
した補助制御入力用の補助制御信号発生回路とし
てのリモートコントロール受信回路である。集積
回路素子12中には、基本クロツク発生回路15
と、多相クロツク発生回路16と、その多相クロ
ツクのうちのキー入力用クロツクの供給制御用の
ゲート回路17と、キー判別回路18と、補助入
力判別回路19と、制御回路20とを備え、さら
に、それらの動作を制御するためにタイマー回路
21とゲート22,23とを備えている。24a
〜24dはキー入力用クロツクの出力端子、25
x〜25zはキーマトリクス13で選択されたキ
ー入力用クロツクとリモートコントロール受信回
路14で発生された補助制御入力とがともに入力
される入力端子、26x〜26zはそれら両入力
を結合するためのゲート、27は切換制御出力の
出力端子である。
次に、かかる構成における動作について説明す
る。
まず、基本クロツク発生回路15では第5図A
のような基本クロツクを発振し、多相クロツク発
生回路16はこの基本クロツクAを分周等するこ
とによりBa〜Beのようにそれぞれ位相が易なる
5種類の多相クロツクを作成する。このうち、4
つの多相クロツクBa〜Bdをキー入力用クロツク
として用いるものとし、ゲート回路17のAND
ゲート17a〜17dを介して取り出し、出力端
子24からキーマトリクス13に出力するととも
にキー判別回路18のANDゲート18ax〜18
dzにも加える。一方、残りの1つの多相クロツ
クBeをORゲート23を介して補助入力判別回路
19のANDゲート19ex〜19ezに加える。さ
らに、キーマトリクス13とリモートコントロー
ル受信回路14からの制御入力を入力端子25x
〜25zからキー判別回路18のANDゲート1
8ax〜18dzと補助入力判別回路19のANDゲ
ート19ex〜19ezに加える。
今、リモートコントロール受信回路14からの
補助制御入力は加えられておらず、キーマトリク
ス13中のいずれかのキーが操作されて主制御入
力が加えられたとする。そのときには、その操作
されたキーが属する行に加えられたキー入力用ク
ロツクがそのキーを通過し、そのキーが属する列
から取り出されORゲート26を介して入力端子
25に入力されてキー判別回路18に加えられ
る。そこで、キー判別回路18のANDゲート1
8ax〜18dzでは入力されているキー入力用ク
ロツクのパルスとキーマトリクス13からの入力
のパルスとを比較して、両パルスが一致した
ANDゲート18ax〜18dzからいずれのキーが
操作されたかを示す判別出力を発生する。たとえ
ば、キーマトリクス13のキー13cyが操作さ
れたとすると、キー入力用クロツクBcがキー1
3cyで取り出されて入力端子25yに加えられ
ることになり、ANDゲート18cyのみがゲート
17cからのキー入力クロツクBcと入力端子2
5yからの入力パルスの一致を検出して判別出力
を発生する。他のキーが操作された場合にも同様
にしてANDゲート26ax〜26dzのうちの操作
されたキーに対応するものからキー入力判別出力
が発生される。そこで、制御回路7ではその判別
出力に従い、操作されたキーに応じた制御たとえ
ばチヤンネル切換制御を行うための制御出力を発
生する。
次に、リモートコントロール送信器(図示せ
ず)から電源切換等の遠隔制御用の信号が送信さ
れてリモートコントロール受信器で受信され、補
助制御用入力が加えられる場合について説明す
る。ここでは、補助制御用入力は第5図Cに示し
たように、所定の長さTの先導パルスとそれに続
く所定の期間tの間に存在するパルスコード変調
された主パルスとからなるものとする。その先導
パルスの長さTは多相クロツクBeの1周期以上
の長さである必要がある。
さて、今リモートコントロール受信器14の出
力端子x〜yのいずれかから補助制御用入力が発
生され、ORゲート26x〜26zを介して入力
端子25x〜25zに入力されたとする。このと
きには、多相クロツクBeが加えられている補助
入力判別回路19のANDゲート19ex〜19ez
において、多相クロツクBeのパルスと先導パル
スとが一致したときに補助制御入力の判別出力D
が発生される。たとえば、リモートコントロール
受信器14の出力端子yから補助制御用入力Cが
発生された場合には、その入力が入力端子25y
から入力され、ANDゲート19eyを通過して時
刻t1から判別出力Dが発生される。この出力Dは
タイマー回路21のORゲート29を通過し、一
方ではそのまま、他方では(2n+1)個(nは
自然数)の反転アンプ30でわずか遅らされてか
ら、それぞれANDゲート31に加えられる。そ
の結果、ANDゲート31からは出力Dの立上り
縁でセツトパルスEが発生され、これによつてフ
リツプフロツプ32がセツトされて、そのQ端子
の出力のゲートパルスFがt1以降高レベルにな
る。これがORゲート23を介してANDゲート1
9ex〜19ezに加えられるため、ANDゲート1
9ex〜19ezは時刻t1以降導通し続け、リモート
コントロール受信回路14からの補助制御用入力
がANDゲート19ex〜19ezを通つて制御回路
7に加えられる。そこで、制御回路7はマイクロ
コンピユータを用いる等してその補助制御用入力
のコードを識別し、それに応じた制御たとえばチ
ヤンネル切換制御を行うための制御出力を発生す
る。
一方、フリツプフロツプ32が時刻t1でセツト
されるとその端子の出力のゲートパルスはt1
以降低レベルになり、これによつてゲート回路1
7のANDゲート17a〜17dをt1以降遮断し
てキー入力用クロツクBa〜Bdの供給を停止させ
る。これによつてキー判別回路18のANDゲー
ト18ax〜18dxも全て遮断し、リモートコン
トロール受信回路14からの補助制御用入力が入
力端子25a〜25cからANDゲート18ax〜
18dxに加えられていてもそれらから誤つて判
別出力が発生されることがないようにしている。
さらに、フリツプフロツプ32のQ端子の出力
のゲートパルスFによりタイマー用のカウンタ3
3を時刻t1以降動作状態にする。また、そのゲー
トパルスの立上り縁で(2n+1)個の反転アン
プ34とANDゲート35とでクリアパルスGを
作成し、ORゲート36を介してカウンタ33の
クリア端子に加えることにより初期状態にクリア
する。このカウンタ33は基本クロツク発生回路
15からの基本クロツクAを計数することにより
所定時間τだけ経過したときに計時出力Iを発生
し、ORゲート37を介してフリツプフロツプ3
2をリセツトするものである。ところが、先の補
助制御用入力Dとそれを反転遅延したものとを
NANDゲート38に加えることによつてその補
助制御用入力Dの立上り縁でクリアパルスHを発
生し、ORゲート36を介してカウンタ33をク
リアするようにしているので、カウンタ33の計
時時間τの長さを補助制御用入力Dにおけるいず
れのパルスのパルス幅もしくはパルス間間隔より
も長くするように設定しておくことにより、その
補助制御用入力Dが入力され続けている間はカウ
ンタ33はリセツトパルスIを発生せず、補助制
御用入力Dが終了してから時間τを経過した後の
時刻t2に至つてはじめてリセツトパルスIを発生
してフリツプフロツプ32をリセツトする。これ
により、時刻t2以降はANDゲート17a〜17
d,18ax〜18dzが導通し、ANDゲート19
ex〜19ezが遮断して、待機状態に復帰する。
なお、39は電源投入時にフリツプフロツプ3
2をリセツト状態に強制設定するためのリセツト
パルスを発生するパワオンリセツト回路である。
このようにして、この回路によれば、ただ1組
の入力端子25x〜25yをキーマトリクス13
からの主制御用入力の入力用と、リモートコント
ロール受信回路14からの補助制御用入力の入力
用とに共用することができ、集積回路素子12に
設けるピン数を少なくすることができて集積回路
素子化に適した装置を得ることができるものであ
る。
なお、以上の説明は多相クロツクを発生する手
段、その供給を制御する手段、キーマトリクスか
らの主制御用入力を判別する手段、リモートコン
トロール受信回路等からの補助制御用入力を判別
する手段、制御出力を発生する手段およびタイマ
ー動作を行う手段をいずれもハードロジツク回路
により構成した場合について説明したが、これら
の手段をマイクロコンピユータ等のマイクロプロ
セツサユニツトによつて構成し、そのプログラム
を実行することによつて達成するようにしてもよ
いことはいうまでもない。
以上詳述したように、本発明によれば、キーマ
トリクスからの主制御用入力とそれ以外の補助制
御用入力との入力用の入力端子の数を最少限にす
ることができ、集積回路素子化するのに適した制
御入力装置を得ることができるものである。
【図面の簡単な説明】
第1図は従来の制御入力装置のブロツク図、第
2図は本発明の一実施例における制御入力装置の
ブロツク図、第3図および第4図はその一部の具
体回路図、第5図はその各部の波形図である。 12……集積回路素子、13……キーマトリク
ス、14……リモートコントロール受信回路、1
5……基本クロツク発生回路、16……多相クロ
ツク発生回路、17……ゲート回路、18……キ
ー判別回路、19……補助入力判別回路、20…
…制御回路、21……タイマー回路、22,23
……ORゲート、24……出力端子、25……入
力端子、26……ORゲート、27……出力端
子。

Claims (1)

    【特許請求の範囲】
  1. 1 基本クロツクを分周する等してそれぞれ位相
    が異なる複数個の多相クロツクを発生する多相ク
    ロツク発生手段と、上記多相クロツクのうちの一
    部分のもののみをキー入力用クロツクとして集積
    回路素子外のキーマトリクスに出力する出力端子
    と、このキーマトリクスからの選択されたキー入
    力用クロツクとそれ以外の上記集積回路素子外の
    制御信号発生回路からの補助制御用入力とが加え
    られる入力端子と、上記出力端子に加えられるキ
    ー入力用クロツクと上記入力端子から入力される
    キー入力用クロツクとにより上記キーマトリクス
    中のいずれのキーが操作されたかを判別し制御手
    段に供給するキー判別手段と、上記多相クロツク
    のうちのキー入力用クロツクとして出力するもの
    以外のものと上記入力端子から加えられる補助制
    御用入力とにより上記補助制御用入力が加えられ
    たことを検出する検出手段と、その検出力により
    一定期間の間上記キー入力用クロツクの出力を停
    止させかつ上記補助制御用入力を制御手段に供給
    するタイマー手段とを備え、上記それぞれの手段
    を集積回路素子内に設けたことを特徴とする制御
    入力装置。
JP6186580A 1980-05-09 1980-05-09 Control input device Granted JPS56158530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6186580A JPS56158530A (en) 1980-05-09 1980-05-09 Control input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6186580A JPS56158530A (en) 1980-05-09 1980-05-09 Control input device

Publications (2)

Publication Number Publication Date
JPS56158530A JPS56158530A (en) 1981-12-07
JPS6336599B2 true JPS6336599B2 (ja) 1988-07-20

Family

ID=13183435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6186580A Granted JPS56158530A (en) 1980-05-09 1980-05-09 Control input device

Country Status (1)

Country Link
JP (1) JPS56158530A (ja)

Also Published As

Publication number Publication date
JPS56158530A (en) 1981-12-07

Similar Documents

Publication Publication Date Title
JPH0562705B2 (ja)
JPH0736708B2 (ja) インバ−タ制御回路
US3976867A (en) Calculator timer with simple base-6 correction
JPS6336599B2 (ja)
US3586878A (en) Sample,integrate and hold circuit
US20240152173A1 (en) Output signal generation circuit
JP4240657B2 (ja) 計数装置及びその駆動方法
US6237090B1 (en) Synchronous or asynchronous resetting circuit
JPS596112B2 (ja) テレビジヨン受像機に対する給電装置
US4785468A (en) Intermittent receiver
US5003201A (en) Option/sequence selection circuit with sequence selection first
US5566138A (en) Counter circuit for controlling the operation of a quartz clock with "one touch" or "fast" electrical resetting of the time
US5770952A (en) Timer that provides both surveying and counting functions
JPH02124627A (ja) クロックドライバー回路
SU790004A1 (ru) Блок синхронизации дл считывающих устройств
SU1213525A1 (ru) Формирователь длительности импульсов
JPS6313551Y2 (ja)
SU1185601A1 (ru) Реверсивный счетчик
KR0152224B1 (ko) 가변이 가능한 대기 상태 생성 장치
KR920003035Y1 (ko) 배수출력을 가지는 입력 신장 출력회로
RU2028642C1 (ru) Имитатор провалов напряжения сети
JPH0326677Y2 (ja)
KR100188627B1 (ko) 마이크로프로세서 클럭의 중지 제어 장치 및 방법
SU1045388A1 (ru) Коммутирующее устройство
SU930682A1 (ru) Управл емый делитель частоты следовани импульсов