JPS6336703Y2 - - Google Patents
Info
- Publication number
- JPS6336703Y2 JPS6336703Y2 JP11752383U JP11752383U JPS6336703Y2 JP S6336703 Y2 JPS6336703 Y2 JP S6336703Y2 JP 11752383 U JP11752383 U JP 11752383U JP 11752383 U JP11752383 U JP 11752383U JP S6336703 Y2 JPS6336703 Y2 JP S6336703Y2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead
- flexible
- lead frame
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は可撓性フイルムに導電体を付した構造
のリードフレームに関する。
のリードフレームに関する。
従来例の構成とその問題点
可撓性フイルムに導電体を付した構造のリード
フレームは、フイルムキヤリアとして、すでに実
用されている。ところが、従来のフイルムキヤリ
アは、可撓性があるとは言え、リード用導電体を
可撓性基板、たとえば、ポリエステルフイルム上
に張り合わせた構造で、リード部の曲げ角はせい
ぜい90゜までが限度である。また、リード部を90゜
以上に折り曲げると、導電体が折り曲げ部で折損
を生じ易い。さらに、折り曲げ部の曲げ半径も大
きく、実装時にかさ高くなる。
フレームは、フイルムキヤリアとして、すでに実
用されている。ところが、従来のフイルムキヤリ
アは、可撓性があるとは言え、リード用導電体を
可撓性基板、たとえば、ポリエステルフイルム上
に張り合わせた構造で、リード部の曲げ角はせい
ぜい90゜までが限度である。また、リード部を90゜
以上に折り曲げると、導電体が折り曲げ部で折損
を生じ易い。さらに、折り曲げ部の曲げ半径も大
きく、実装時にかさ高くなる。
考案の目的
本考案は上述の従来例にみられた問題点を解消
するもので、被接続基板面にリード用導電体を直
接はんだ付けできる構造のリードフレームを提供
するものである。
するもので、被接続基板面にリード用導電体を直
接はんだ付けできる構造のリードフレームを提供
するものである。
考案の構成
本考案は、要約すると、芳香族アミンアダクト
エポキシ樹脂組成物より成る可撓性絶縁基板上
に、圧延金属箔を構成要素とする半導体チツプ載
置部および外部リード部を有し、前記外部リード
部を前記可撓性絶縁基体の内側の曲げ半径0.5mm
以下で90゜〜180゜折り曲げた構造のリードフレー
ムであり、これにより、高密度実装可能な可撓性
リードフレームを実現することができる。
エポキシ樹脂組成物より成る可撓性絶縁基板上
に、圧延金属箔を構成要素とする半導体チツプ載
置部および外部リード部を有し、前記外部リード
部を前記可撓性絶縁基体の内側の曲げ半径0.5mm
以下で90゜〜180゜折り曲げた構造のリードフレー
ムであり、これにより、高密度実装可能な可撓性
リードフレームを実現することができる。
実施例の説明
本考案は、図示断面構造のように、可撓性フイ
ルム１の一面に銅箔のチツプ載置部２および外部
リード部３を有し、チツプ載置部２上には半導体
ICチツプ４を、たとえば、低融点ろう材を介し
て接着する。そして、半導体ICチツプ４の取出
し電極は、金属細線５を用いて、外部リード部２
の内端に接続する。また、半導体ICチツプ４お
よび金属細線５による接続部周辺は、封止用外囲
樹脂体６で密封する。さらに、外部リード部３を
含むリードフレームの外部部は、可撓性フイルム
１の内則曲げ半径0.5mm以下で、ほとんど180゜の
角度に折り曲げられている。こうすることによ
り、外部リード部３の外先端面は、回路配線用基
板７上の配線接続部８に、たとえば、はんだ材９
を用いて、溶着することができる。
ルム１の一面に銅箔のチツプ載置部２および外部
リード部３を有し、チツプ載置部２上には半導体
ICチツプ４を、たとえば、低融点ろう材を介し
て接着する。そして、半導体ICチツプ４の取出
し電極は、金属細線５を用いて、外部リード部２
の内端に接続する。また、半導体ICチツプ４お
よび金属細線５による接続部周辺は、封止用外囲
樹脂体６で密封する。さらに、外部リード部３を
含むリードフレームの外部部は、可撓性フイルム
１の内則曲げ半径0.5mm以下で、ほとんど180゜の
角度に折り曲げられている。こうすることによ
り、外部リード部３の外先端面は、回路配線用基
板７上の配線接続部８に、たとえば、はんだ材９
を用いて、溶着することができる。
さて、このような折り曲げリード構造を実現す
るには、外部リード部３の銅箔に、亜鉛裏めつき
処理された圧延銅箔が好適に使用できる。この圧
延銅箔は、伸び率も10〜20％程度あり、この折り
曲げに十分な耐性を有する。また、可撓性フイル
ム１も数十μｍの厚さのポリイミドあるいはポリ
エステルで実現可能であるが、同フイルム１と銅
箔２との接着材には、芳香族アミンアダクト化合
物を硬化剤として配合したエポキシ樹脂接着材を
用いるのが最適である。このエポキシ樹脂接着材
の調製は、たとえば、平均分子量300〜500程度の
エポキシ成分主剤に対して、芳香族アミンアダク
ト化合物をほぼ等量比率で配合し、さらに、硬化
促進調整剤として、第四フオスフオニウム塩ない
しは第五フオスフオニウム塩を前記配合組成物に
対して0.1〜３重量％程度に添加することによつ
て、比較的容易に得られる。なお、上述のエポキ
シ成分主剤は、たとえば、シエル石油社製の商品
名：エポキシ828なる市販品が用いられ、また、
硬化剤の芳香族アミンアダクト化合物には、たと
えば、日本合成化工(社)製の商品名：Ｈ−90なる市
販品が好都合に用いられる。この配合組成の接着
材は前述の銅箔裏面に30〜50μｍの厚みで塗布
し、100℃、１時間の熱処理で半硬化状態（いわ
ゆる、Ｂステージ）になり、これを可撓性フイル
ム１に張り合わせて、140℃以上の硬化条件下で
圧着、成型すれば、張合せ構体が得られる。さら
に、この接着材は、均一厚みに塗布したものをそ
のまま140℃以上の硬化条件で熱処理すると、適
度の可撓性を有するフイルムとなり、そのままで
も、可撓性フイルムとして用いることができ、こ
れにより、曲げ半径0.5mm以下の折り曲げリード
構体を製作することができる。
るには、外部リード部３の銅箔に、亜鉛裏めつき
処理された圧延銅箔が好適に使用できる。この圧
延銅箔は、伸び率も10〜20％程度あり、この折り
曲げに十分な耐性を有する。また、可撓性フイル
ム１も数十μｍの厚さのポリイミドあるいはポリ
エステルで実現可能であるが、同フイルム１と銅
箔２との接着材には、芳香族アミンアダクト化合
物を硬化剤として配合したエポキシ樹脂接着材を
用いるのが最適である。このエポキシ樹脂接着材
の調製は、たとえば、平均分子量300〜500程度の
エポキシ成分主剤に対して、芳香族アミンアダク
ト化合物をほぼ等量比率で配合し、さらに、硬化
促進調整剤として、第四フオスフオニウム塩ない
しは第五フオスフオニウム塩を前記配合組成物に
対して0.1〜３重量％程度に添加することによつ
て、比較的容易に得られる。なお、上述のエポキ
シ成分主剤は、たとえば、シエル石油社製の商品
名：エポキシ828なる市販品が用いられ、また、
硬化剤の芳香族アミンアダクト化合物には、たと
えば、日本合成化工(社)製の商品名：Ｈ−90なる市
販品が好都合に用いられる。この配合組成の接着
材は前述の銅箔裏面に30〜50μｍの厚みで塗布
し、100℃、１時間の熱処理で半硬化状態（いわ
ゆる、Ｂステージ）になり、これを可撓性フイル
ム１に張り合わせて、140℃以上の硬化条件下で
圧着、成型すれば、張合せ構体が得られる。さら
に、この接着材は、均一厚みに塗布したものをそ
のまま140℃以上の硬化条件で熱処理すると、適
度の可撓性を有するフイルムとなり、そのままで
も、可撓性フイルムとして用いることができ、こ
れにより、曲げ半径0.5mm以下の折り曲げリード
構体を製作することができる。
考案の効果
本考案によれば、外部リード部の部分を曲げ半
径0.5mm以下で90゜〜180゜折り曲げることにより、
このリードフレームを用いて封止された半導体装
置を、平坦な回路配線用基板面に対しても、直接
的に、はんだ付けすることができ、高密度かつ容
易に実装完了することができる。
径0.5mm以下で90゜〜180゜折り曲げることにより、
このリードフレームを用いて封止された半導体装
置を、平坦な回路配線用基板面に対しても、直接
的に、はんだ付けすることができ、高密度かつ容
易に実装完了することができる。
図は本考案実施例を用いた回路構体断面図であ
る。 １……可撓性フイルム、２……チツプ載置部、
３……外部リード部、４……半導体ICチツプ、
５……金属細線、６……外囲樹脂体、７……回路
配線用基板、８……配線接続部。
る。 １……可撓性フイルム、２……チツプ載置部、
３……外部リード部、４……半導体ICチツプ、
５……金属細線、６……外囲樹脂体、７……回路
配線用基板、８……配線接続部。
Claims (1)
- 芳香族アミンアダクトエポキシ樹脂組成物より
成る可撓性絶縁基体上に、圧延金属箔を構成要素
とする半導体チツプ載置部および外部リード部を
有し、前記外部リード部を前記可撓性絶縁基体の
内則の曲げ半径0.5mm以下で90゜〜180゜折り曲げた
構造のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983117523U JPS6025159U (ja) | 1983-07-28 | 1983-07-28 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983117523U JPS6025159U (ja) | 1983-07-28 | 1983-07-28 | リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6025159U JPS6025159U (ja) | 1985-02-20 |
| JPS6336703Y2 true JPS6336703Y2 (ja) | 1988-09-28 |
Family
ID=30270498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983117523U Granted JPS6025159U (ja) | 1983-07-28 | 1983-07-28 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025159U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2537325B2 (ja) * | 1991-11-29 | 1996-09-25 | 明 北原 | 表面実装電子部品と製法 |
| JP2871346B2 (ja) * | 1992-10-07 | 1999-03-17 | 日本電気株式会社 | 実装型パッケージ |
| JP5702986B2 (ja) * | 2010-10-27 | 2015-04-15 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
-
1983
- 1983-07-28 JP JP1983117523U patent/JPS6025159U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6025159U (ja) | 1985-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949225A (en) | Circuit board for mounting electronic components | |
| JPH05508259A (ja) | 改善された電磁障害抵抗を有する金属電子パッケージ | |
| JPS58128753A (ja) | 電気構成部分のためのケ−シング | |
| TW200824088A (en) | Chip package and fabricating process thereof | |
| US5099395A (en) | Circuit board for mounting electronic components | |
| JPS6127089Y2 (ja) | ||
| JPH0864635A (ja) | 半導体装置 | |
| JPH08274214A (ja) | 半導体装置 | |
| JPS6245138A (ja) | 電子部品装置の製法 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JPH03125440A (ja) | 電子部品 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH11145322A (ja) | 半導体装置 | |
| JPS60120588A (ja) | 印刷配線板 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPS6267829A (ja) | フリップチップの実装構造 | |
| JP3230384B2 (ja) | 半導体装置 | |
| JPH0143872Y2 (ja) | ||
| JP3462591B2 (ja) | 混成集積回路装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP3196379B2 (ja) | 多層ｔａｂテープ | |
| JPS59215753A (ja) | 回路部品の封止方法 | |
| JPS60154590A (ja) | フレキシブル電気回路基板 | |
| JPS61272956A (ja) | ハイブリツド型半導体装置 |