JPS6339941U - - Google Patents
Info
- Publication number
- JPS6339941U JPS6339941U JP13407286U JP13407286U JPS6339941U JP S6339941 U JPS6339941 U JP S6339941U JP 13407286 U JP13407286 U JP 13407286U JP 13407286 U JP13407286 U JP 13407286U JP S6339941 U JPS6339941 U JP S6339941U
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- circuit wiring
- mounting structure
- base
- wiring formed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Description
第１図は本考案の一実施例の受光素子ユニツト
１の構造を示す斜視図、第２図はその向きを変え
かつ一部を切欠いて拡大して示す斜視図、第３図
は本考案の実施例による電子部品の取付け構造を
実施した場合の工程を示すフローチヤート、第４
図は先行技術による受光素子ユニツト１１の斜視
図、第５図は光電変換素子１５の構造を示す斜視
図、第６図は先行技術による工程を示すフローチ
ヤートである。 １，１１…受光素子ユニツト、２，１５…光電
変換素子、３…絶縁基板、５…印刷配パターン、
６ａ，６ｂ…基準取付け用孔、７，２３…ボンド
線、１２…光センサ部、１３…固定基板、１６…
端子ピン、１７…ハンダ付け用孔、１８ａ，１８
ｂ…取付け用Ｕ字孔。
１の構造を示す斜視図、第２図はその向きを変え
かつ一部を切欠いて拡大して示す斜視図、第３図
は本考案の実施例による電子部品の取付け構造を
実施した場合の工程を示すフローチヤート、第４
図は先行技術による受光素子ユニツト１１の斜視
図、第５図は光電変換素子１５の構造を示す斜視
図、第６図は先行技術による工程を示すフローチ
ヤートである。 １，１１…受光素子ユニツト、２，１５…光電
変換素子、３…絶縁基板、５…印刷配パターン、
６ａ，６ｂ…基準取付け用孔、７，２３…ボンド
線、１２…光センサ部、１３…固定基板、１６…
端子ピン、１７…ハンダ付け用孔、１８ａ，１８
ｂ…取付け用Ｕ字孔。
Claims (1)
- 【実用新案登録請求の範囲】 少なくとも一方側表面に回路配線が形成された
電子部品を、一方表面に回路配線が形成された基
体に取付ける取付け構造であつて、 基体の前記一方表面の予め定められた配線位置
に前記電子部品を固定し、基体の回路配線と電子
部品の基体の反対側の回路配線とを選択的に接続
できるようにしたことを特徴とする電子部品の取
付け構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13407286U JPS6339941U (ja) | 1986-09-01 | 1986-09-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13407286U JPS6339941U (ja) | 1986-09-01 | 1986-09-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6339941U true JPS6339941U (ja) | 1988-03-15 |
Family
ID=31034971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13407286U Pending JPS6339941U (ja) | 1986-09-01 | 1986-09-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6339941U (ja) |
-
1986
- 1986-09-01 JP JP13407286U patent/JPS6339941U/ja active Pending