JPS6341075B2 - - Google Patents
Info
- Publication number
- JPS6341075B2 JPS6341075B2 JP54074372A JP7437279A JPS6341075B2 JP S6341075 B2 JPS6341075 B2 JP S6341075B2 JP 54074372 A JP54074372 A JP 54074372A JP 7437279 A JP7437279 A JP 7437279A JP S6341075 B2 JPS6341075 B2 JP S6341075B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- period
- flushing
- flashing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は表示装置に関し、特にフラツシング
（点滅）できる表示装置に関するものである。
（点滅）できる表示装置に関するものである。
従来の表示装置は第１図に示すようにｎ桁の数
字または文字コードを記憶するデータ・メモリ１
とそれからのデータ・コードをセグメント出力に
変換するセグメント・デコーダとダイナミツク表
示を制御する桁制御回路３とセグメント駆動装置
４と桁駆動装置５から構成され、中央処理装置
（CPU）から送られてきた入力データをデータ・
メモリ１に記憶し、桁制御回路３からの桁出力に
対応したデータコードをセグメント・デコーダ２
で数字、文字に対応したセグメント出力に変換し
て次々とセグメント駆動装置４に送り、ダイナミ
ツクで表示部１０に表示する方法であつた。
字または文字コードを記憶するデータ・メモリ１
とそれからのデータ・コードをセグメント出力に
変換するセグメント・デコーダとダイナミツク表
示を制御する桁制御回路３とセグメント駆動装置
４と桁駆動装置５から構成され、中央処理装置
（CPU）から送られてきた入力データをデータ・
メモリ１に記憶し、桁制御回路３からの桁出力に
対応したデータコードをセグメント・デコーダ２
で数字、文字に対応したセグメント出力に変換し
て次々とセグメント駆動装置４に送り、ダイナミ
ツクで表示部１０に表示する方法であつた。
この従来の表示装置でフラツシングを行なうに
は第２図に示すように、データ・メモリ１におい
てフラツシングしたい桁（この場合は３桁目）の
データをフラツシング周期に合せてCPUから常
に点灯させるデータ・コード（第２図ａ）と消灯
させるブランク・コード（第２図ｂ）を表示装置
に送る必要がある。この方法でフラツシングさせ
るとCPUが他の制御としている、例えば、プリ
ンタを制御している場合またはダイレクト・メモ
リ・アクセス中でホールド状態の場合フラツシン
グすることができなくなるという欠点があつた。
は第２図に示すように、データ・メモリ１におい
てフラツシングしたい桁（この場合は３桁目）の
データをフラツシング周期に合せてCPUから常
に点灯させるデータ・コード（第２図ａ）と消灯
させるブランク・コード（第２図ｂ）を表示装置
に送る必要がある。この方法でフラツシングさせ
るとCPUが他の制御としている、例えば、プリ
ンタを制御している場合またはダイレクト・メモ
リ・アクセス中でホールド状態の場合フラツシン
グすることができなくなるという欠点があつた。
本発明の目的はCPUが関与しなくてもフラツ
シングすることができる表示装置を提供するもの
である。
シングすることができる表示装置を提供するもの
である。
本発明は、複数桁の各桁に対応する表示情報が
書き込まれたデータメモリの内容を桁制御回路の
指示に従つて各桁毎に順次表示する表示装置にお
いて、フラツシングすべき任意の桁を指示する情
報が書き込まれたフラツシングメモリと、フラツ
シングすべき期間を指示する信号を発生するフラ
ツシング周期発生回路と、前期フラツシングメモ
リおよび前記フラツシング周期発生回路に接続さ
れ前記フラツシングすべき期間を指示する信号が
活性化された期間のみ、前記フラツシングメモリ
に記憶された桁への表示のみを消灯にする消灯タ
イミング制御回路とを有し、前記フラツシングす
べき期間を指示する信号の活性期間を制御するこ
とによつて任意の指定された桁のフラツシング周
期を可変にしたことを特徴とするものである。
書き込まれたデータメモリの内容を桁制御回路の
指示に従つて各桁毎に順次表示する表示装置にお
いて、フラツシングすべき任意の桁を指示する情
報が書き込まれたフラツシングメモリと、フラツ
シングすべき期間を指示する信号を発生するフラ
ツシング周期発生回路と、前期フラツシングメモ
リおよび前記フラツシング周期発生回路に接続さ
れ前記フラツシングすべき期間を指示する信号が
活性化された期間のみ、前記フラツシングメモリ
に記憶された桁への表示のみを消灯にする消灯タ
イミング制御回路とを有し、前記フラツシングす
べき期間を指示する信号の活性期間を制御するこ
とによつて任意の指定された桁のフラツシング周
期を可変にしたことを特徴とするものである。
次に本発明の実施例について図面を参照して説
する。
する。
第３図に本発明の実施例を示してある。桁制御
回路３とデータ・メモリ１とセグメント・デコー
ダ２とセグメント駆動装置４と桁駆動装置５は従
来と同じ機能をもつている。フラツシング・メモ
リ７とフラツシング周期を決めるフラツシング周
期発生回路８と消灯期間を決める消灯タイミング
制御回路６を備えて、消灯信号DSによつて一定
期間指定された桁を消灯させてフラツシングさせ
る。
回路３とデータ・メモリ１とセグメント・デコー
ダ２とセグメント駆動装置４と桁駆動装置５は従
来と同じ機能をもつている。フラツシング・メモ
リ７とフラツシング周期を決めるフラツシング周
期発生回路８と消灯期間を決める消灯タイミング
制御回路６を備えて、消灯信号DSによつて一定
期間指定された桁を消灯させてフラツシングさせ
る。
具体的に５桁の数字をダイナミツクに表示する
表示装置で第２桁目と第５桁目をフラツシングさ
せる場合を例にとり説明する。第４図に示すよう
に、フラツシング周期発生回路８の出力であるフ
ラツシング信号FSがロウ・レベルの期間は消灯
信号DSがロウ・レベルになり、通常のダイナミ
ツク点灯と同じく、桁出力に対応するデータをデ
ータ・メモリ１から次々と読み出してセグメン
ト・デコーダ２に入力しデータ・コードに対応す
るセグメント出力に変換して全桁を次々とダイナ
ミツク表示する。
表示装置で第２桁目と第５桁目をフラツシングさ
せる場合を例にとり説明する。第４図に示すよう
に、フラツシング周期発生回路８の出力であるフ
ラツシング信号FSがロウ・レベルの期間は消灯
信号DSがロウ・レベルになり、通常のダイナミ
ツク点灯と同じく、桁出力に対応するデータをデ
ータ・メモリ１から次々と読み出してセグメン
ト・デコーダ２に入力しデータ・コードに対応す
るセグメント出力に変換して全桁を次々とダイナ
ミツク表示する。
フラツシング信号FSがハイ・レベルの期間は
フラツシング・メモリ７で指定された桁を消灯す
るために、第５図に示すような消灯タイミング制
御回路６にて桁出力とフラツシング・メモリ７の
出力との論理積のうち、２桁目と５桁目の論理積
がハイ・レベルになり、第４図に示す消灯信号
DSが発生する。
フラツシング・メモリ７で指定された桁を消灯す
るために、第５図に示すような消灯タイミング制
御回路６にて桁出力とフラツシング・メモリ７の
出力との論理積のうち、２桁目と５桁目の論理積
がハイ・レベルになり、第４図に示す消灯信号
DSが発生する。
この消灯信号DSによつて、セグメント・デコ
ーダ２の出力を制御し、ロウ・レベルの期間はデ
ータ・コードに対応するセグメント出力に変換し
て表示し、ハイ・レベルの期間（２桁、５桁目）
はセグメント出力を強制的に消灯レベルにして表
示を消す。すると、指定された桁は周期的に一定
期間表示し、残りの期間は消灯しフラツシング動
作を行なう。
ーダ２の出力を制御し、ロウ・レベルの期間はデ
ータ・コードに対応するセグメント出力に変換し
て表示し、ハイ・レベルの期間（２桁、５桁目）
はセグメント出力を強制的に消灯レベルにして表
示を消す。すると、指定された桁は周期的に一定
期間表示し、残りの期間は消灯しフラツシング動
作を行なう。
第６図により本発明の他の実施例について説明
する。
する。
本実施例は表示データを制御するのではなく、
桁出力を制御して指定された桁を消灯させる方法
で、上記の消灯信号DSを各桁出力と論理積をと
り、指定された桁出力を禁止して表示も消し、フ
ラツシング動作を行なう。第７図にこの桁出力制
御回路のタイミングを示し、斜線の部分が消灯し
ている桁である。
桁出力を制御して指定された桁を消灯させる方法
で、上記の消灯信号DSを各桁出力と論理積をと
り、指定された桁出力を禁止して表示も消し、フ
ラツシング動作を行なう。第７図にこの桁出力制
御回路のタイミングを示し、斜線の部分が消灯し
ている桁である。
本発明は以上説明したようにフラツシング・メ
モリとフラツシング周期発生回路と消灯タイミン
グ制御回路を設けることにより、CPUの負担な
しに、正確にかつ任意の周期でフラツシングを行
なうことができる。
モリとフラツシング周期発生回路と消灯タイミン
グ制御回路を設けることにより、CPUの負担な
しに、正確にかつ任意の周期でフラツシングを行
なうことができる。
本発明の表示装置を用いると、フラツシングの
制御は表示装置が行なうため、CPUはフラツシ
ングのコマンドを与えるだけでフラツシング動作
ができるため、CPUは他の処理に専念すること
ができる、システムの効率が大幅に向上する。
制御は表示装置が行なうため、CPUはフラツシ
ングのコマンドを与えるだけでフラツシング動作
ができるため、CPUは他の処理に専念すること
ができる、システムの効率が大幅に向上する。
第１図は従来の表示装置を示すブロツク図、第
２図は従来の表示装置でフラツシング動作を行な
つた場合のデータ・メモリのデータの変化を示し
た図である。第３図は本発明の実施例を示すブロ
ツク図、第４図は消灯信号のタイミングを示す
図、第５図は消灯タイミング制御回路を示す図で
ある。第６図は本発明の他の実施例で桁出力を制
御する回路を示す図、第７図はそのタイミング図
である。 １：データメモリ、２：セグメントデコーダ、
３：桁制御回路、４：セグメント駆動装置、５：
桁駆動装置。
２図は従来の表示装置でフラツシング動作を行な
つた場合のデータ・メモリのデータの変化を示し
た図である。第３図は本発明の実施例を示すブロ
ツク図、第４図は消灯信号のタイミングを示す
図、第５図は消灯タイミング制御回路を示す図で
ある。第６図は本発明の他の実施例で桁出力を制
御する回路を示す図、第７図はそのタイミング図
である。 １：データメモリ、２：セグメントデコーダ、
３：桁制御回路、４：セグメント駆動装置、５：
桁駆動装置。
Claims (1)
- １ 複数桁の各桁に対応する表示情報が書き込ま
れたデータメモリの内容を桁制御回路の指示に従
つて各桁毎に順次表示する表示装置において、フ
ラツシングすべき任意の桁を指示する情報が書き
込まれたフラツシングメモリと、フラツシングす
べき期間を指示する信号を発生するフラツシング
周期発生回路と、前記フラツシングメモリおよび
前期フラツシング周期発生回路に接続され前記フ
ラツシングすべき期間を指示する信号が活性化さ
れた期間のみ、前記フラツシングメモリに記憶さ
れた桁への表示のみを消灯にする消灯タイミング
制御回路とを有し、前記フラツシングすべき期間
を指示する信号の活性期間を制御することによつ
て任意の指定された桁のフラツシング周期を可変
にしたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7437279A JPS55166689A (en) | 1979-06-13 | 1979-06-13 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7437279A JPS55166689A (en) | 1979-06-13 | 1979-06-13 | Display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55166689A JPS55166689A (en) | 1980-12-25 |
| JPS6341075B2 true JPS6341075B2 (ja) | 1988-08-15 |
Family
ID=13545262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7437279A Granted JPS55166689A (en) | 1979-06-13 | 1979-06-13 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55166689A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605317B2 (ja) * | 1975-01-16 | 1985-02-09 | 株式会社日立製作所 | 洗濯機動作表示装置 |
-
1979
- 1979-06-13 JP JP7437279A patent/JPS55166689A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55166689A (en) | 1980-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970502A (en) | Running character display | |
| JPS6341075B2 (ja) | ||
| JPS6359188B2 (ja) | ||
| US5619714A (en) | Microcomputer having an instruction decoder with a fixed area and a rewritable area | |
| JPS6148174B2 (ja) | ||
| JPS6064527A (ja) | 直列デ−タの間引方式 | |
| SU564631A1 (ru) | Устройство дл ввода данных | |
| SU1115021A1 (ru) | Программное устройство управлени | |
| JPH0159596B2 (ja) | ||
| SU1753467A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPS5841525B2 (ja) | ダイレクトメモリアクセスニヨル ヨミコミカキコミホウシキ | |
| JPS6236569B2 (ja) | ||
| JPS6219930A (ja) | 表示駆動機能を有するマイクロコンピュータ | |
| JPS6310555Y2 (ja) | ||
| JPS63148305A (ja) | プログラマブルシ−ケンスコントロ−ラの高速演算処理方式 | |
| JPH08286602A (ja) | 地図表示装置 | |
| JPS62262140A (ja) | マイクロコンピユ−タ | |
| JPH11167519A (ja) | メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH0476598A (ja) | 表示制御装置 | |
| JPS6170643A (ja) | プログラマブルコントロ−ラの入出力演算処理方式 | |
| JPS6051891A (ja) | 表示装置 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPH02100747A (ja) | マイクロプロセッサのデータバス駆動方式 |