JPH0159596B2 - - Google Patents
Info
- Publication number
- JPH0159596B2 JPH0159596B2 JP18200181A JP18200181A JPH0159596B2 JP H0159596 B2 JPH0159596 B2 JP H0159596B2 JP 18200181 A JP18200181 A JP 18200181A JP 18200181 A JP18200181 A JP 18200181A JP H0159596 B2 JPH0159596 B2 JP H0159596B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- information
- characters
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は１文字づつシフトされつつ並列に表示
される文字表示装置に関し、更に詳しくは表示桁
数が例えばｎ桁と限られた表示器にｎ桁以上の文
字を表示する場合、表示する文字を例えば右端か
ら順番に１文字づつ送り出し、左端に到達した文
字は順次消滅させて行く文字表示装置に於て、そ
の文字の送り出し速度を表示内容に依つて変化さ
せる事に依つて判読し易い文字表示を得る文字表
示装置に関する。
される文字表示装置に関し、更に詳しくは表示桁
数が例えばｎ桁と限られた表示器にｎ桁以上の文
字を表示する場合、表示する文字を例えば右端か
ら順番に１文字づつ送り出し、左端に到達した文
字は順次消滅させて行く文字表示装置に於て、そ
の文字の送り出し速度を表示内容に依つて変化さ
せる事に依つて判読し易い文字表示を得る文字表
示装置に関する。
現在限られたｎ桁の文字スペース内に多文字を
表示させる方式として次の２方式が存在してい
る。
表示させる方式として次の２方式が存在してい
る。
最初にｎ桁表示し、表示が終了すると、表示
されている文字を一度全部消去し、新しく次の
文字を表示させるもの。
されている文字を一度全部消去し、新しく次の
文字を表示させるもの。
ｎ桁表示し終ると、一方の端（右端）から順
番に一文字ずつ送り出し、左端に到達した文字
は順次消滅していくもの。
番に一文字ずつ送り出し、左端に到達した文字
は順次消滅していくもの。
の方式は、表示そのものは見易いが文字と文
字とのつながりが分りにくく、文章全体としての
判断は困難であつた。またの方式は、文字は右
端から左端へ流れて行く為、文字と文字とのつな
がりははつきりするものの、１文字送り出す度に
全部の文字が移動し、その送り出し速度が速いと
目がついて行かず、判読しにくくなる。更に特に
文字を表示する装置が液晶の場合、CRTの場合
と違つて表示の移動が断片的であり、見づらい上
に表示の応答速度も遅いので、送り出す前の表示
と送り出した後の表示とが重なつて表示され、文
字そのものが読めなくなる場合があつた。
字とのつながりが分りにくく、文章全体としての
判断は困難であつた。またの方式は、文字は右
端から左端へ流れて行く為、文字と文字とのつな
がりははつきりするものの、１文字送り出す度に
全部の文字が移動し、その送り出し速度が速いと
目がついて行かず、判読しにくくなる。更に特に
文字を表示する装置が液晶の場合、CRTの場合
と違つて表示の移動が断片的であり、見づらい上
に表示の応答速度も遅いので、送り出す前の表示
と送り出した後の表示とが重なつて表示され、文
字そのものが読めなくなる場合があつた。
その為、現在では人間の応答速度、LCDの反
応速度を考慮し、比較的遅い速度で表示を駆動さ
せているが、実際にはその速度が遅すぎる為、オ
ペレータに不快感を感じさせているのが現状であ
る。
応速度を考慮し、比較的遅い速度で表示を駆動さ
せているが、実際にはその速度が遅すぎる為、オ
ペレータに不快感を感じさせているのが現状であ
る。
本発明は、表示の速度を速くし、かつ表示その
ものは判読し易くする事を目的としており、具体
的には表示文字を文字単位で送るのではなく、単
語単位でまとめて送り出している。
ものは判読し易くする事を目的としており、具体
的には表示文字を文字単位で送るのではなく、単
語単位でまとめて送り出している。
人間は文章を読む場合、文字単位で認識するの
ではなく、単語単位で認識する為、表示も単語単
位で表示する方が見やすく、又全体的な表示速度
も上ると考えられる。
ではなく、単語単位で認識する為、表示も単語単
位で表示する方が見やすく、又全体的な表示速度
も上ると考えられる。
本発明による制御装置は、単語単位で送るとい
う考え方に基づき、１文字送り出して表示すると
同時に、その表示文字を判定することによつて、
次の表示文字を送り出すまでの時間を制御する、
すなわち、文字を送り出す速度を制御するすると
ころに主たる特徴を有する。
う考え方に基づき、１文字送り出して表示すると
同時に、その表示文字を判定することによつて、
次の表示文字を送り出すまでの時間を制御する、
すなわち、文字を送り出す速度を制御するすると
ころに主たる特徴を有する。
以降図に基づいて本発明の説明を行なう。第１
図は、本発明装置により、10桁表示用LCDで
“Ｉ HAVE SOME BOOKS. ONE OF
THEM IS…”という文章を表示した場合の表示
の流れである。第１図ａは表示文字を送り出す速
度ごとに示してある。“Ｉ〓”は高速に送り出し、
空白“〓”が送り出されると、次の“HAVE〓”
の先頭“Ｈ”を低速で送り出している。続く
“AVE〓”は高速で送り出している。又
“BOOKS.”に於ても高速で送り出し“．”が送り
出されると、次の“ONE〓”の先頭“０”は低
速に送り出されるである。すなわち、“〓”空白、
ピリオツド“．”、コンマ“，”、セミコロン“；”、
等単語単語の切れ目、文章の切れ目を表わす記号
を表示した後は、次の表示文字を送り出すまでに
特定の待時間ができるようにし、これら以外の文
字を表示した場合は、その待時間が非常に短かく
なるように、送り出していく速度を制御している
のである。この速度制御により、表示は人の目に
第１図ｂにように文章が単語単位で出現してシフ
トして行くように写るのである。
図は、本発明装置により、10桁表示用LCDで
“Ｉ HAVE SOME BOOKS. ONE OF
THEM IS…”という文章を表示した場合の表示
の流れである。第１図ａは表示文字を送り出す速
度ごとに示してある。“Ｉ〓”は高速に送り出し、
空白“〓”が送り出されると、次の“HAVE〓”
の先頭“Ｈ”を低速で送り出している。続く
“AVE〓”は高速で送り出している。又
“BOOKS.”に於ても高速で送り出し“．”が送り
出されると、次の“ONE〓”の先頭“０”は低
速に送り出されるである。すなわち、“〓”空白、
ピリオツド“．”、コンマ“，”、セミコロン“；”、
等単語単語の切れ目、文章の切れ目を表わす記号
を表示した後は、次の表示文字を送り出すまでに
特定の待時間ができるようにし、これら以外の文
字を表示した場合は、その待時間が非常に短かく
なるように、送り出していく速度を制御している
のである。この速度制御により、表示は人の目に
第１図ｂにように文章が単語単位で出現してシフ
トして行くように写るのである。
上述のように動作する本発明文字表示装置の具
体的構成を第２図に示す。同図に於て、１は例え
ば10桁の表示能力を有するドツトマトリツクスの
LCD表示器、２はこの表示器１で表示する文字
情報が導入されるシフトレジスタ、３は表示文字
情報が記憶されているメモリ、４はこのメモリ３
の読み出しアドレスを指定するアドレスレジス
タ、５，５，５は上記メモリ３からの読み出し情
報中に、上述した単語単語の切れ目、即ち“〓”、
“，”、“．”、“；”等の記号が存在するか否かを判
定する判定回路で、各記号に該当する情報を発生
する記号発生器６，６，６からの情報とメモリ３
からの情報とを比較する比較器に依つて構成され
ている。７は上記アドレスレジスタ４へ高速クロ
ツク（HC）を供給するか低速クロツク（LC）を
供給するかを選択する選択回路で、その選択制御
は上記判定回路５，５，５の各判定出力の論理和
８出力が用いられる。尚、高速クロツク（HC）
としてはクロツクパルス源９からのパルス（CP）
が直接用いられ、また低速クロツク（LC）は該
クロツクパルス源９からのパルス（CP）をカウ
ンタ１０で計数する事に依つて分周されたパルス
が用いられる。１１は上記アドレスレジスタ４へ
のクロツクを遅延してメリ３に対する読み出し信
号（RS）を形成する遅延回路、１２はこの読み
出し信号（RS）を更に遅延して上記シフトレジ
スタ２に対するシフトパルス（SP）を得る遅延
回路である。
体的構成を第２図に示す。同図に於て、１は例え
ば10桁の表示能力を有するドツトマトリツクスの
LCD表示器、２はこの表示器１で表示する文字
情報が導入されるシフトレジスタ、３は表示文字
情報が記憶されているメモリ、４はこのメモリ３
の読み出しアドレスを指定するアドレスレジス
タ、５，５，５は上記メモリ３からの読み出し情
報中に、上述した単語単語の切れ目、即ち“〓”、
“，”、“．”、“；”等の記号が存在するか否かを判
定する判定回路で、各記号に該当する情報を発生
する記号発生器６，６，６からの情報とメモリ３
からの情報とを比較する比較器に依つて構成され
ている。７は上記アドレスレジスタ４へ高速クロ
ツク（HC）を供給するか低速クロツク（LC）を
供給するかを選択する選択回路で、その選択制御
は上記判定回路５，５，５の各判定出力の論理和
８出力が用いられる。尚、高速クロツク（HC）
としてはクロツクパルス源９からのパルス（CP）
が直接用いられ、また低速クロツク（LC）は該
クロツクパルス源９からのパルス（CP）をカウ
ンタ１０で計数する事に依つて分周されたパルス
が用いられる。１１は上記アドレスレジスタ４へ
のクロツクを遅延してメリ３に対する読み出し信
号（RS）を形成する遅延回路、１２はこの読み
出し信号（RS）を更に遅延して上記シフトレジ
スタ２に対するシフトパルス（SP）を得る遅延
回路である。
次に斯る構成に於ける動作に就いて説明する。
アドレスレジスタ４に初期リセツト（S1）を掛
け、また高速クロツク（HC）に同期して選択回
路７とアドレスレジスタ４との間に設けたAND
ゲート１３を開く（S2）。初期状態に於ては判定
回路５，５，５出力はないので、選択回路７は高
速クロツク（HC）を選択しており、アドレスレ
ジスタ４はそのアドレスを高速で＋１動作する。
一方、この高速クロツク（HC）は遅延回路１１
に依つてアドレスレジスタ４でのアドレス動作だ
け遅れてメモリ３に読み出し信号（RS）として
印加され、メモリ３の内容が読み出される。メモ
リ３から読み出された情報はデータバス１４を介
してシフトレジスタ２に供給されると共に判定回
路５，５，５にも印加される。シフトレジスタ２
は遅延回路１２を介して得られるシフトパルス
（SP）に依つてデータバス１４から得られる表示
情報を取り込み同時に１桁づつ左側へシフトし、
LCD表示器１で表示する。一方、データバス１
４を介して出力される表示情報と記号発生器６，
６，６からの情報とが判定器５，５，５に依つて
その両者が一致しているか否かが比較され、一致
した時に判定信号を出力して選択回路７を低速ク
ロツク（LC）側に切り換え、アドレスレジスタ
４でのアドレス動作、メモリ３での読み出し動作
並びにシフトレジスタ２のシフト動作が全て低速
で行われる。
アドレスレジスタ４に初期リセツト（S1）を掛
け、また高速クロツク（HC）に同期して選択回
路７とアドレスレジスタ４との間に設けたAND
ゲート１３を開く（S2）。初期状態に於ては判定
回路５，５，５出力はないので、選択回路７は高
速クロツク（HC）を選択しており、アドレスレ
ジスタ４はそのアドレスを高速で＋１動作する。
一方、この高速クロツク（HC）は遅延回路１１
に依つてアドレスレジスタ４でのアドレス動作だ
け遅れてメモリ３に読み出し信号（RS）として
印加され、メモリ３の内容が読み出される。メモ
リ３から読み出された情報はデータバス１４を介
してシフトレジスタ２に供給されると共に判定回
路５，５，５にも印加される。シフトレジスタ２
は遅延回路１２を介して得られるシフトパルス
（SP）に依つてデータバス１４から得られる表示
情報を取り込み同時に１桁づつ左側へシフトし、
LCD表示器１で表示する。一方、データバス１
４を介して出力される表示情報と記号発生器６，
６，６からの情報とが判定器５，５，５に依つて
その両者が一致しているか否かが比較され、一致
した時に判定信号を出力して選択回路７を低速ク
ロツク（LC）側に切り換え、アドレスレジスタ
４でのアドレス動作、メモリ３での読み出し動作
並びにシフトレジスタ２のシフト動作が全て低速
で行われる。
即ち、第１図の表示例のように“Ｉ”を表示し
た後、しばしば時間的な遅れがあつて、
“HAVE”が高速で現われて“Ｉ HAVE”と表
示し、またその状態で低速クロツク（LC）のパ
ルス間隔だけ停止して高速で“SOME”が出現
し、“Ｉ HAVE SOME”となり、再びその後、
“Ｉ HAVE SOME”BOOKS.”の表示状態が
得られる。
た後、しばしば時間的な遅れがあつて、
“HAVE”が高速で現われて“Ｉ HAVE”と表
示し、またその状態で低速クロツク（LC）のパ
ルス間隔だけ停止して高速で“SOME”が出現
し、“Ｉ HAVE SOME”となり、再びその後、
“Ｉ HAVE SOME”BOOKS.”の表示状態が
得られる。
以上の説明から明らかな如く、第２図に示した
本発明の構成に依れば、“〓”、“，”、“．”、“；
”
等の単語の区切り記号が得られるたびにクロツク
速度を下げているので、第１図ｂの如き単語単位
の表示が行われる事となる。
本発明の構成に依れば、“〓”、“，”、“．”、“；
”
等の単語の区切り記号が得られるたびにクロツク
速度を下げているので、第１図ｂの如き単語単位
の表示が行われる事となる。
一方、斯る構成に於て、例えば“，”と“．”と
が連続して表示されるような場合には夫々の記号
で長時間表示が停止してしまう事となり、時間的
な無駄が大きく、また“〓”とか“，”とかの区
切り記号がなく文字が非常に長く表示器１の桁数
を越えるような場合には区切り記号から前のｎ桁
の文字しか表示されない事となり、実用上問題が
ある。
が連続して表示されるような場合には夫々の記号
で長時間表示が停止してしまう事となり、時間的
な無駄が大きく、また“〓”とか“，”とかの区
切り記号がなく文字が非常に長く表示器１の桁数
を越えるような場合には区切り記号から前のｎ桁
の文字しか表示されない事となり、実用上問題が
ある。
斯る問題点を改善した実施例を第３図に示す。
同図に於て、１〜１４は第２図のものと同様に
LCD表示器〜データバスで、この実施例に於て
は単安定マルチ回路１５と桁数カウンタ１６とを
付加している。この単安定マルチ回路１５は判定
回路５，５，５出力の論理和８出力に依つてトリ
ガが掛けられる。何れかの判定回路５，５，５で
区切り記号が判定されるとそれから無条件に一定
時間だけ出力を出して選択回路７を高速クロツク
（HC）側に設定する。なおこの単安定マルチ回
路１５の動作時間は低速クロツク（LC）の周期
より僅かに長く設定されている。また桁数カウン
タ１６はクロツクパルス源９からのパルスを計数
する構成であり、表示器１の表示桁数より２乃至
３桁分だけ少い計数能力、具体的には10桁の表示
桁の場合、７の計数能力を持つており、このカウ
ントアツプ信号（Cu）が選択回路７に印加され
る。またこの桁数カウンタ１６は単安定マルチ回
路１５の出力並びにリセツト信号（S3）にてリセ
ツトが掛けられる構成となつている。
同図に於て、１〜１４は第２図のものと同様に
LCD表示器〜データバスで、この実施例に於て
は単安定マルチ回路１５と桁数カウンタ１６とを
付加している。この単安定マルチ回路１５は判定
回路５，５，５出力の論理和８出力に依つてトリ
ガが掛けられる。何れかの判定回路５，５，５で
区切り記号が判定されるとそれから無条件に一定
時間だけ出力を出して選択回路７を高速クロツク
（HC）側に設定する。なおこの単安定マルチ回
路１５の動作時間は低速クロツク（LC）の周期
より僅かに長く設定されている。また桁数カウン
タ１６はクロツクパルス源９からのパルスを計数
する構成であり、表示器１の表示桁数より２乃至
３桁分だけ少い計数能力、具体的には10桁の表示
桁の場合、７の計数能力を持つており、このカウ
ントアツプ信号（Cu）が選択回路７に印加され
る。またこの桁数カウンタ１６は単安定マルチ回
路１５の出力並びにリセツト信号（S3）にてリセ
ツトが掛けられる構成となつている。
斯る構成に於て先ず例えば“CO.、LTD”を表
示せしめる場合を考えてみる。“CO.”までは先
の実施例と同様に高速表示され、“．”の記号が到
来すると判定回路５で判定出力に依つて単安定マ
ルチ回路１５がトリガされ、選択回路７が低速側
に切り換わり、低速クロツク（LC）がアドレス
レジスタ４、メモリ３並びにシフトレジスタ２に
供給されるLCD表示器１は“CO.”を表示した
後、低速状態となる。然る後、次の低速クロツク
（LC）が到来し、次の表示“，”がメモリ３から
読み出されると、先と同様に判定回路５から判定
出力が得られるが、その時点では単安定マルチ回
路１５は動作中であるので、あらためてトリガさ
れる事はなく“CO.，”の表示に移行する。その
直後に単安定マルチ回路１５は作動を停止するの
で選択回路７が高速クロツク（HC）側に戻り、
“，”が表示されたにも拘らず高速表示状態を維持
してそれに続く“LTD”が高速で読み出され表
示される。
示せしめる場合を考えてみる。“CO.”までは先
の実施例と同様に高速表示され、“．”の記号が到
来すると判定回路５で判定出力に依つて単安定マ
ルチ回路１５がトリガされ、選択回路７が低速側
に切り換わり、低速クロツク（LC）がアドレス
レジスタ４、メモリ３並びにシフトレジスタ２に
供給されるLCD表示器１は“CO.”を表示した
後、低速状態となる。然る後、次の低速クロツク
（LC）が到来し、次の表示“，”がメモリ３から
読み出されると、先と同様に判定回路５から判定
出力が得られるが、その時点では単安定マルチ回
路１５は動作中であるので、あらためてトリガさ
れる事はなく“CO.，”の表示に移行する。その
直後に単安定マルチ回路１５は作動を停止するの
で選択回路７が高速クロツク（HC）側に戻り、
“，”が表示されたにも拘らず高速表示状態を維持
してそれに続く“LTD”が高速で読み出され表
示される。
従つて第４図に示す如く、“CO.”までが高速
で表示され、次の“，”に移行するまでが低速状
態にあつて、“，LTD”は高速表示となる。この
ように本来“．”、“，”が連続して表示される場合
には両記号ともその表示直後はしばしの時間を置
く基本動作であるので、実質的な表示の無駄があ
るが、斯る構成であれば、この連続した区切り記
号の場合は後刻の記号は無視される事となり、表
示の無駄時間をなくす事が出来る。
で表示され、次の“，”に移行するまでが低速状
態にあつて、“，LTD”は高速表示となる。この
ように本来“．”、“，”が連続して表示される場合
には両記号ともその表示直後はしばしの時間を置
く基本動作であるので、実質的な表示の無駄があ
るが、斯る構成であれば、この連続した区切り記
号の場合は後刻の記号は無視される事となり、表
示の無駄時間をなくす事が出来る。
また例えば10桁の表示能力しか持たない表示器
に“MISINFORMATION”なる14桁の文字を
表示する場合を考えてみる。第２図で示した構成
であれば“Ｍ”から最後の“Ｎ”までが高速表示
され、低速表示状態に達した表示は後方10桁、即
ち“NFORMATION”であり、オペレータとし
ては全く意味不明である。
に“MISINFORMATION”なる14桁の文字を
表示する場合を考えてみる。第２図で示した構成
であれば“Ｍ”から最後の“Ｎ”までが高速表示
され、低速表示状態に達した表示は後方10桁、即
ち“NFORMATION”であり、オペレータとし
ては全く意味不明である。
ところが第３図に示した構成であればこのよう
に区切り記号なしに表示桁能力近辺まで連続した
文字が表示されて例えばその桁数が７に達する
と、桁数カウンタ１６の内容も７となり、カウン
トアツプ信号（Cu）を選択回路７に出力するの
で、単安定マルチ回路１５が動作したと同様に低
速クロツク（LC）がアドレスレジスタ４、メモ
リ３、並びにシフトレジスタ２に供給され事とな
る。従つて８桁以後の文字は第５図に示す如く１
文字づつ低速で表示される事となり、LCD表示
器１の桁数を超える文字をも十分判読する事が可
能となる。尚、この桁数カウンタ１６は単安定マ
ルチ回路１５の動作開始に同期してリセツトさ
れ、即ち“〓”や“．”等の区切り記号の到来の
たびにその計数内容をクリヤーし、その後に得ら
れる表示文字数に該当するクロツクパルス（CP）
の数を計数し、また電源投入時等に得られるリセ
ツト信号（S3）に依つてもこの桁数カウンタ１６
はリセツトされる。
に区切り記号なしに表示桁能力近辺まで連続した
文字が表示されて例えばその桁数が７に達する
と、桁数カウンタ１６の内容も７となり、カウン
トアツプ信号（Cu）を選択回路７に出力するの
で、単安定マルチ回路１５が動作したと同様に低
速クロツク（LC）がアドレスレジスタ４、メモ
リ３、並びにシフトレジスタ２に供給され事とな
る。従つて８桁以後の文字は第５図に示す如く１
文字づつ低速で表示される事となり、LCD表示
器１の桁数を超える文字をも十分判読する事が可
能となる。尚、この桁数カウンタ１６は単安定マ
ルチ回路１５の動作開始に同期してリセツトさ
れ、即ち“〓”や“．”等の区切り記号の到来の
たびにその計数内容をクリヤーし、その後に得ら
れる表示文字数に該当するクロツクパルス（CP）
の数を計数し、また電源投入時等に得られるリセ
ツト信号（S3）に依つてもこの桁数カウンタ１６
はリセツトされる。
本発明は以上の説明から明らかな如く、スペー
ス、コンマ、ピリオツド等の文字情報の区切り情
報が判定された時は文字表示のクロツクを低速と
し、それ以外の時は高速表示する構成であるの
で、文字が１字づつではなく単語単位で表示され
る事となり、文章全体の理解を早める事が出来る
上に全体としての表示のスピードアツプに連り、
オペレータにとつて非常に扱い易い文字表示装置
とする事が出来る。また区切り情報が連続して出
力される場合はその最先の情報のみを有効とし、
低速表示状態とし、その後に連続して得られる区
切り情報に対しては低速状態としないので、意味
のない低速表示をなくする事が出来、表示時間の
無駄が解消される。更に表示器の表示能力桁以上
の文字の表示の場合は表示文字がオーバフローす
る直前で低速表示になる構成を採用しているの
で、多桁文字もその先頭箇所が判読される以前に
オーバフローする事なく、確実に文字の判読をす
る事が出来る。
ス、コンマ、ピリオツド等の文字情報の区切り情
報が判定された時は文字表示のクロツクを低速と
し、それ以外の時は高速表示する構成であるの
で、文字が１字づつではなく単語単位で表示され
る事となり、文章全体の理解を早める事が出来る
上に全体としての表示のスピードアツプに連り、
オペレータにとつて非常に扱い易い文字表示装置
とする事が出来る。また区切り情報が連続して出
力される場合はその最先の情報のみを有効とし、
低速表示状態とし、その後に連続して得られる区
切り情報に対しては低速状態としないので、意味
のない低速表示をなくする事が出来、表示時間の
無駄が解消される。更に表示器の表示能力桁以上
の文字の表示の場合は表示文字がオーバフローす
る直前で低速表示になる構成を採用しているの
で、多桁文字もその先頭箇所が判読される以前に
オーバフローする事なく、確実に文字の判読をす
る事が出来る。
第１図は本発明装置に依る文章の表示状態図、
第２図は本発明装置の構成を示すブロツク図、第
３図は本発明の他の実施例の構成を示すブロツク
図、第４図並びに第５図は本発明の他の実施例に
依る文章の表示状態図であつて、１はLCD表示
器、２はシフトレジスタ、３はメモリ、４はアド
レスカウンタ、５は判定回路、７は選択回路、９
はクロツクパルス源、１０，１６はカウンタ、１
５は単安定マルチ回路、を夫々示している。
第２図は本発明装置の構成を示すブロツク図、第
３図は本発明の他の実施例の構成を示すブロツク
図、第４図並びに第５図は本発明の他の実施例に
依る文章の表示状態図であつて、１はLCD表示
器、２はシフトレジスタ、３はメモリ、４はアド
レスカウンタ、５は判定回路、７は選択回路、９
はクロツクパルス源、１０，１６はカウンタ、１
５は単安定マルチ回路、を夫々示している。
Claims (1)
- 【特許請求の範囲】 １ １文字づつシフトされつつ並列に表示される
文字表示装置に於て、複数文字を並列に表示する
事の出来る文字表示器と、該表示器の各文字毎に
対応して関連付けられたシフトレジスタと、該シ
フトレジスタに供給する表示文字情報を記憶して
いるメモリと、該メモリの読み出し番地を与える
アドレスレジスタと、このアドレスタと上記メモ
リとシフトレジスタの動作を司どるクロツクパル
スを発生するクロツクパルス源と、から成り、上
記メモリから読み出されて来る文字情報がスペー
ス、コロン、ピリオツド等の文字の区切り情報で
あるか否かの判定を行う区切り判定回路を具備
し、該判定回路が区切り情報であると判定した時
は上記クロツクパルス源からのクロツクパルスを
それ以外の字情報の場合のクロツクパルスより低
い周波数として上記文字表示器で表示される文字
情報の表示速度を可変とした事を特徴とする文字
表示装置。 ２ 上記判定回路に、該判定回路で文字の区切り
が情報が所定個数連続して判定した時にはクロツ
クパルスの周波数を区切り情報以外の字情報の場
合の周波数に戻すクロツクパルス制御機能をも備
えた事を特徴とする特許請求の範囲第１項記載の
文字表示装置。 ３ 上記判定回路に該判定回路で字情報が一定個
数連続して判定された時にはクロツクパルスの周
波数を区切り情報の場合の低い周波数とする事を
特徴とした特許請求の範囲第１項、又は第２項記
載の文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18200181A JPS5883890A (ja) | 1981-11-12 | 1981-11-12 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18200181A JPS5883890A (ja) | 1981-11-12 | 1981-11-12 | 文字表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5883890A JPS5883890A (ja) | 1983-05-19 |
| JPH0159596B2 true JPH0159596B2 (ja) | 1989-12-18 |
Family
ID=16110581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18200181A Granted JPS5883890A (ja) | 1981-11-12 | 1981-11-12 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5883890A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042948A (ja) * | 1983-08-19 | 1985-03-07 | Nec Corp | 表示付き個別選択呼出受信機 |
| JP2612379B2 (ja) * | 1990-11-29 | 1997-05-21 | 国際電気株式会社 | Ｌｅｄドットマトリクス表示装置及びその表示画面スクロール方式 |
| JP2612378B2 (ja) * | 1990-11-29 | 1997-05-21 | 国際電気株式会社 | Ｌｅｄドットマトリクス表示装置及びその制御方法 |
-
1981
- 1981-11-12 JP JP18200181A patent/JPS5883890A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5883890A (ja) | 1983-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4028695A (en) | Data terminals having interactive keyboards and displays and data processing apparatus incorporating such terminals | |
| US4190835A (en) | Editing display system with dual cursors | |
| KR100315266B1 (ko) | 표시제어장치 | |
| JPS6150328B2 (ja) | ||
| US3416133A (en) | Shift register controlled market ticker information display | |
| US3962700A (en) | Alphanumeric gas display panel with modular control | |
| JPH0159596B2 (ja) | ||
| US3958225A (en) | Apparatus and method for controlling a communications terminal | |
| US4740913A (en) | Ornamental display device for electronic dictionary | |
| US4051471A (en) | Key input means providing common key identifying and display driving digit timing signals | |
| JPH08110766A (ja) | 駆動装置 | |
| SU807263A1 (ru) | Устройство дл отображени ин-фОРМАции HA эКРАНЕ элЕКТРОННО- лучЕВОй ТРубКи | |
| KR0150130B1 (ko) | 캐릭터용 엘씨디 컨트롤러의 라인별 디스플레이 시프트 장치 | |
| JPS6333782A (ja) | グラフイツク・デイスプレイの制御装置 | |
| JPS61141028A (ja) | ワ−ドプロセツサ用印刷位置表示装置 | |
| KR970065388A (ko) | 승강기의 정보표시 장치 및 방법 | |
| JPS60205578A (ja) | デ−タ記憶機能付小型電子機器 | |
| JPS635760B2 (ja) | ||
| JPS5918458Y2 (ja) | デイスプレイ装置 | |
| JPS6011887A (ja) | 文字パタン読出方法 | |
| JPS58192069A (ja) | 文字表示電子機器 | |
| JPS60253571A (ja) | 出力制御方法 | |
| JPS62245365A (ja) | 漢字入力方式 | |
| JPS60254074A (ja) | タイプ練習機 | |
| JPH10116051A (ja) | 表示駆動回路 |