JPS6341965A - サブチャネル情報の表示方式 - Google Patents
サブチャネル情報の表示方式Info
- Publication number
- JPS6341965A JPS6341965A JP18576886A JP18576886A JPS6341965A JP S6341965 A JPS6341965 A JP S6341965A JP 18576886 A JP18576886 A JP 18576886A JP 18576886 A JP18576886 A JP 18576886A JP S6341965 A JPS6341965 A JP S6341965A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- service processor
- subchannel
- channel information
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
少なくとも、サービスプロセッサ（ＳＶＰ）を備えた計
算機システムにおいて、各チャネル装置毎に接続されて
いる複数個の入出力装置に対応したサブチャネル情報を
、上記サービスプロセッサ（ＳＶＰ）のディスプレイで
実時間で表示するのに、上記サービスプロセッサ（ＳＶ
Ｐ）の記憶装置上に、サブチャネルＮｏ．と、デバイス
アドレスとの対応を、サブチャネル隘の昇順、又は降順
に表示して、それぞれにキー隘を付与して第１のテーブ
ルとし、該第１のテーブルに基づいて、特定の語数から
なる読み出しバッファに格納可能な単位で、上記キー嵐
による格納開始キー淘と、格納終了キー魚とを示す第２
のテーブルを設けることにより、デバイスアドレスで見
て不連続に、主記憶装置（ＭＳ）上に展開されているサ
ブチャネル情報を、連続したデバイスアドレス単位にブ
ロック化して、上記サービスプロセッサ（ＳＶＰ）の記
憶装置上の読み出しバッファに読み出し、編集表示する
ようにしたものである。
算機システムにおいて、各チャネル装置毎に接続されて
いる複数個の入出力装置に対応したサブチャネル情報を
、上記サービスプロセッサ（ＳＶＰ）のディスプレイで
実時間で表示するのに、上記サービスプロセッサ（ＳＶ
Ｐ）の記憶装置上に、サブチャネルＮｏ．と、デバイス
アドレスとの対応を、サブチャネル隘の昇順、又は降順
に表示して、それぞれにキー隘を付与して第１のテーブ
ルとし、該第１のテーブルに基づいて、特定の語数から
なる読み出しバッファに格納可能な単位で、上記キー嵐
による格納開始キー淘と、格納終了キー魚とを示す第２
のテーブルを設けることにより、デバイスアドレスで見
て不連続に、主記憶装置（ＭＳ）上に展開されているサ
ブチャネル情報を、連続したデバイスアドレス単位にブ
ロック化して、上記サービスプロセッサ（ＳＶＰ）の記
憶装置上の読み出しバッファに読み出し、編集表示する
ようにしたものである。
本発明は、主記憶装置上にデバイスアドレスで見て不連
続に格納されているサブチャネル情報を高速に読み出し
、実時間で、デバイス対応に表示するサブチャネル情報
の表示方式に関する。
続に格納されているサブチャネル情報を高速に読み出し
、実時間で、デバイス対応に表示するサブチャネル情報
の表示方式に関する。
最近の計算機技術の進歩に伴って、各種の分野において
、データを計算機で処理することが多くなり、処理すべ
きデータ量の増大化に伴って、該計算機システムに接続
される入出力装置の数も多くなっているが、該入出力装
置を制御するチャネル制御装置内のプログラム（ファー
ムウェア）の開発時、或いは機能変更時等でのプログラ
ムデバッグを正確に行う為には、実時間で行うことが必
要である。
、データを計算機で処理することが多くなり、処理すべ
きデータ量の増大化に伴って、該計算機システムに接続
される入出力装置の数も多くなっているが、該入出力装
置を制御するチャネル制御装置内のプログラム（ファー
ムウェア）の開発時、或いは機能変更時等でのプログラ
ムデバッグを正確に行う為には、実時間で行うことが必
要である。
従って、上記多数の入出力装置に対応して、主記憶装置
（ＭＳ）上に設定されているサブチャネル情報（例えば
、入出力装置の接続の有無、動作可能／不可能状況、使
用可能／不可能状況、動作中の入出力装置からのデバイ
スエンド待ち状況等）を、該プログラムのデバッグの進
行に伴って実時間で表示できることが、該チャネル制御
装置内のプログラムをデバッグする上で必要とされる。
（ＭＳ）上に設定されているサブチャネル情報（例えば
、入出力装置の接続の有無、動作可能／不可能状況、使
用可能／不可能状況、動作中の入出力装置からのデバイ
スエンド待ち状況等）を、該プログラムのデバッグの進
行に伴って実時間で表示できることが、該チャネル制御
装置内のプログラムをデバッグする上で必要とされる。
更に、実際の運用時に、システム内のデバイスの動作状
態を把握する上でも、刻々と変わるデバイス状態をより
正確′に認識するためには、上記実時間表示が必要とさ
れる。
態を把握する上でも、刻々と変わるデバイス状態をより
正確′に認識するためには、上記実時間表示が必要とさ
れる。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来のサブチャネル情報の表示方式を説明する図であ
る。
は従来のサブチャネル情報の表示方式を説明する図であ
る。
先ず、中央処理装置（ＣＰＵ） １が発行する入出力命
令（ＳＩＯ）をチャネル処理装置（ＣＨＰ） ４が受信
し、主記憶装置（ＭＳ） ２からチャネルコマンド語（
ＣＣＷ）２２を読み出すことにより、チャネル装置（Ｃ
）ｌ） ５゜入出力装置（Ｉｌｏ）との間で入出力処理
が実行される。
令（ＳＩＯ）をチャネル処理装置（ＣＨＰ） ４が受信
し、主記憶装置（ＭＳ） ２からチャネルコマンド語（
ＣＣＷ）２２を読み出すことにより、チャネル装置（Ｃ
）ｌ） ５゜入出力装置（Ｉｌｏ）との間で入出力処理
が実行される。
該入出力処理の途中での各入出力装置のステータス、制
御情報等は、１回の転送動作の終了毎に、上記主記憶装
置（ＭＳ） ２上のサブチャネル領域２１に、各入出力
装置に割り当てられているサブチャネル領域２１に格納
される。
御情報等は、１回の転送動作の終了毎に、上記主記憶装
置（ＭＳ） ２上のサブチャネル領域２１に、各入出力
装置に割り当てられているサブチャネル領域２１に格納
される。
一般に、チャネル処理袋ｆ（ＣＨＰ） ４に接続されて
いる複数個のチャネル装置（Ｃ１り ５には、例えば、
最大２５６個の入出力装置が接続できるようになってい
て、各入出力装置に関するステータス情報。
いる複数個のチャネル装置（Ｃ１り ５には、例えば、
最大２５６個の入出力装置が接続できるようになってい
て、各入出力装置に関するステータス情報。
制御情報等が、サブチャネル情報として、上記の手順で
主記憶装置（ＭＳ） ２上のサブチャネル領域２１に設
定されている。
主記憶装置（ＭＳ） ２上のサブチャネル領域２１に設
定されている。
これらの主記憶装置上ＭＳ） ２上のサブチャネル情報
２１を、当該計算機システムのサービスプロセッサ（Ｓ
ＶＰ） ７が読み出し、編集したものを、当１亥サーヒ
°スブロセッサ（ＳＶＰ） ７に接続されているディス
プレイ８に表示する場合、従来においては、１つのチャ
ネル装置（Ｃ）Ｉ） ５毎のサブチャネル情報を逐一、
最大２５６台分読み出していた。
２１を、当該計算機システムのサービスプロセッサ（Ｓ
ＶＰ） ７が読み出し、編集したものを、当１亥サーヒ
°スブロセッサ（ＳＶＰ） ７に接続されているディス
プレイ８に表示する場合、従来においては、１つのチャ
ネル装置（Ｃ）Ｉ） ５毎のサブチャネル情報を逐一、
最大２５６台分読み出していた。
然して、サービスプロセッサ（ＳＶＰ） ７のディスプ
レイ８に、該サブチャネル情報２１を表示する場合、デ
バイスアドレス順に表示する必要があるが、主記憶装置
上ＭＳ） ２上のサブチャネル情報は、システム構成の
柔軟性の上から該デバイスアドレス順に連続して並んで
いるとは限らないので、サービスプロセッサ（ＳＶＰ）
７が１回宛、読み出し開始位置を「読み出しサブルー
チン」に指示して読み出す必要があり、そのオーバへ、
ドによって実時間性を損なうと云う問題があった。
レイ８に、該サブチャネル情報２１を表示する場合、デ
バイスアドレス順に表示する必要があるが、主記憶装置
上ＭＳ） ２上のサブチャネル情報は、システム構成の
柔軟性の上から該デバイスアドレス順に連続して並んで
いるとは限らないので、サービスプロセッサ（ＳＶＰ）
７が１回宛、読み出し開始位置を「読み出しサブルー
チン」に指示して読み出す必要があり、そのオーバへ、
ドによって実時間性を損なうと云う問題があった。
本発明は上記従来の欠点に鑑み、１回のり〜ドで″？１
数個の連続したデバイス（Ｉｌｏ）のサプチャネル情報
を読み出すようにして、上記「読み出しサブルーチン」
をコールする回数を減らし、サービスプロセッサ（ＳＶ
Ｐ）での、該サブチャネル情報を読み出すためのオーバ
ヘッドを小さくする方法を提供することを目的とするも
のである。
数個の連続したデバイス（Ｉｌｏ）のサプチャネル情報
を読み出すようにして、上記「読み出しサブルーチン」
をコールする回数を減らし、サービスプロセッサ（ＳＶ
Ｐ）での、該サブチャネル情報を読み出すためのオーバ
ヘッドを小さくする方法を提供することを目的とするも
のである。
第１図は、本発明のサブチャネル情報の表示方式の原理
を説明する図である。
を説明する図である。
本発明においては、
少なくとも、サービスプロセンサ（ＳＶＰ） ７を備え
た計算機システムにおいて、 各チャネル装置５毎に接続されている複数個の入出力装
置に対応したサブチャネル情ｔ［１ｆＧ２１）を、上記
サービスプロセッサ（ＳＶＰ）のディスプレイ８で実時
間で表示するのに、 主記憶装置２上に展開されているサブチャネル嵐と、デ
バイスアドレスとの対応表を、該サブチャネル阻の昇順
、又は降順に、該サービスプロセンサ（ＳＶＰ） ７の
記憶装置７１上に生成して、その順番にキー嵐を付与し
た第１のテーブル７１ａと、ｌｃ内に一度に格納可能な
語数単位で、上記第１のテーブル７１ａから、デバイス
アドレス順に並んでいるサブチャネル情報の格納開始キ
ー尚と、格納終了キー隘とを“対゛にした第２のテーブ
ル７１ｂとを生成し、 上記第２のテーブル７１ｂが指示する語数のサブチャネ
ル情報を、上記主記憶装置２から、当該サービスプロセ
ッサ（ＳＶＰ） （７）の上記読み出しバッファ７１ｃ
に転送した後、編集表示するように構成する。
た計算機システムにおいて、 各チャネル装置５毎に接続されている複数個の入出力装
置に対応したサブチャネル情ｔ［１ｆＧ２１）を、上記
サービスプロセッサ（ＳＶＰ）のディスプレイ８で実時
間で表示するのに、 主記憶装置２上に展開されているサブチャネル嵐と、デ
バイスアドレスとの対応表を、該サブチャネル阻の昇順
、又は降順に、該サービスプロセンサ（ＳＶＰ） ７の
記憶装置７１上に生成して、その順番にキー嵐を付与し
た第１のテーブル７１ａと、ｌｃ内に一度に格納可能な
語数単位で、上記第１のテーブル７１ａから、デバイス
アドレス順に並んでいるサブチャネル情報の格納開始キ
ー尚と、格納終了キー隘とを“対゛にした第２のテーブ
ル７１ｂとを生成し、 上記第２のテーブル７１ｂが指示する語数のサブチャネ
ル情報を、上記主記憶装置２から、当該サービスプロセ
ッサ（ＳＶＰ） （７）の上記読み出しバッファ７１ｃ
に転送した後、編集表示するように構成する。
即ち、本発明によれば、少なくとも、サービスプロセッ
サ（ＳＶＰ）を備えた計算機システムにおいて、各チャ
ネル装置毎に接続されている複数個の入出力装置に対応
したサブチャネル情報を、上記サービスプロセッサ（Ｓ
ＶＰ）のディスプレイで実時間で表示するのに、上記サ
ービスプロセッサ（ＳＶＰ）の記憶装置上に、サブチャ
ネル磁と、デバイスアドレスとの対応を、サブチャネル
魚の昇順。
サ（ＳＶＰ）を備えた計算機システムにおいて、各チャ
ネル装置毎に接続されている複数個の入出力装置に対応
したサブチャネル情報を、上記サービスプロセッサ（Ｓ
ＶＰ）のディスプレイで実時間で表示するのに、上記サ
ービスプロセッサ（ＳＶＰ）の記憶装置上に、サブチャ
ネル磁と、デバイスアドレスとの対応を、サブチャネル
魚の昇順。
又は降順に表示して、それぞれにキー魚を付与して第１
のテーブルとし、該第１のテーブルに基づいて、特定の
語数からなる読み出しバッファに格納可能な単位で、上
記キー隘による格納開始キー隘と、格納終了キー隘とを
示す第２のテーブルを設けることにより、デバイスアド
レスで見て不連続に、主記憶装置（ＭＳ）上に展開され
ているサブチャネル情報を、連続したデバイスアドレス
単位にブロック化して、上記サービスプロセッサ（Ｓｖ
Ｐ）の記憶装置上の読み出しバッファに読み出し、ｋＨ
’Ｊ表示するようにしたものであるので、サービスプロ
セッサ（ＳＶＰ）において、「読み出しサブルーチン」
を呼び出す回数を減らし、サービスプロセッサ（ＳＶＰ
）でのオーバヘッドを小さくできる効果がある。
のテーブルとし、該第１のテーブルに基づいて、特定の
語数からなる読み出しバッファに格納可能な単位で、上
記キー隘による格納開始キー隘と、格納終了キー隘とを
示す第２のテーブルを設けることにより、デバイスアド
レスで見て不連続に、主記憶装置（ＭＳ）上に展開され
ているサブチャネル情報を、連続したデバイスアドレス
単位にブロック化して、上記サービスプロセッサ（Ｓｖ
Ｐ）の記憶装置上の読み出しバッファに読み出し、ｋＨ
’Ｊ表示するようにしたものであるので、サービスプロ
セッサ（ＳＶＰ）において、「読み出しサブルーチン」
を呼び出す回数を減らし、サービスプロセッサ（ＳＶＰ
）でのオーバヘッドを小さくできる効果がある。
以下本発明の実施例を図面によって詳述する。
第２図は、本発明の一実施例をブロック図で示した図で
あり、サービスプロセッサ（ＳＶＰ） ７の記憶装置７
１上に設けられている第１のテーブル７１ａと、第２の
テーブル７１ｂと、読み出しバッファ７１ｃが本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。
あり、サービスプロセッサ（ＳＶＰ） ７の記憶装置７
１上に設けられている第１のテーブル７１ａと、第２の
テーブル７１ｂと、読み出しバッファ７１ｃが本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。
以下、第１図を参照しながら、第２図によって本発明の
サブチャネル情報の表示方式を説明する。
サブチャネル情報の表示方式を説明する。
先ず、サブチャネル情報は、主記憶装置（ＭＳ） ２上
に、チャネル装Ｈ（ＣＨ） ５対応で、且つサブチャネ
ルは順に展開されている。従って、サービスプロセッサ
（ＳＶＰ） ７においては、自己の記憶装置７１上に、
該サブチャネル情報を、該サブチャネル魚の昇順、又は
降順に（本実施例では、昇順の場合を示している）、該
サブチャネルＮｏ．と、デバイスアドレスとの対応表を
生成し、それに、キー階を付与して第１のテーブル７１
ａとする。（第１図７１ａ参照） 次に、上記記憶装置７１上に、複数語（例えば、６４サ
ブチャネル分のサブチャネル情報が読み出せる容量）か
らなる読み出しバッファ７１ｃを用意する。
に、チャネル装Ｈ（ＣＨ） ５対応で、且つサブチャネ
ルは順に展開されている。従って、サービスプロセッサ
（ＳＶＰ） ７においては、自己の記憶装置７１上に、
該サブチャネル情報を、該サブチャネル魚の昇順、又は
降順に（本実施例では、昇順の場合を示している）、該
サブチャネルＮｏ．と、デバイスアドレスとの対応表を
生成し、それに、キー階を付与して第１のテーブル７１
ａとする。（第１図７１ａ参照） 次に、上記記憶装置７１上に、複数語（例えば、６４サ
ブチャネル分のサブチャネル情報が読み出せる容量）か
らなる読み出しバッファ７１ｃを用意する。
そこで、８亥第１のテーフ゛ルア１ａを基に、デバイス
アドレスにｌ上目して、８亥デバイスアドレス順に一度
に読み出せる範囲のキー患を抽出し、読み出し開始キー
隘と、読み出し終了キーＮｏ．の゛対゛情報からなる第
２のテーブル７１ｂを生成する。
アドレスにｌ上目して、８亥デバイスアドレス順に一度
に読み出せる範囲のキー患を抽出し、読み出し開始キー
隘と、読み出し終了キーＮｏ．の゛対゛情報からなる第
２のテーブル７１ｂを生成する。
（第１図７１ｂ参照）
この後、実際に、サブチャネル情報を得るためには、次
の手順によって行う。
の手順によって行う。
■ サービスプロセッサ（ＳＶＰ） ７は、上記第２の
テーブル７１ｂに基づいて、開始キー磁と、終了キー隘
とから、一度に読み出すことができるサブチャネル情報
を計算し、「読み出しサブルーチン」をコールして、主
記憶装置（ＭＳ） ２上に展開されているサブチャネル
情報をアクセスし、読み出しバッファ７１ ｃ 領域に
格納する。
テーブル７１ｂに基づいて、開始キー磁と、終了キー隘
とから、一度に読み出すことができるサブチャネル情報
を計算し、「読み出しサブルーチン」をコールして、主
記憶装置（ＭＳ） ２上に展開されているサブチャネル
情報をアクセスし、読み出しバッファ７１ ｃ 領域に
格納する。
■ 該アクセスで読み出しバッファに読み出されたサブ
チャふル１ｎ報はデバイスアドレスｌ噴になっているの
で、必要なサブチャネル情報を、前述の第１のテーブル
７１ａのサブチャネル遅によって取り出す。
チャふル１ｎ報はデバイスアドレスｌ噴になっているの
で、必要なサブチャネル情報を、前述の第１のテーブル
７１ａのサブチャネル遅によって取り出す。
■ 上記■、■の処理を、第２のテーブル７Ｉｂ上にお
いて、開始キーＮｏ．と、終了キー階がなくなる迄繰り
返す。
いて、開始キーＮｏ．と、終了キー階がなくなる迄繰り
返す。
以上の手順で読み出したサブチャネル情報を、サービス
プロセッサ（ＳＶＰ）が編集し、ディスプレイ８上に表
示して、例えば、デハソグ用のデータとする。
プロセッサ（ＳＶＰ）が編集し、ディスプレイ８上に表
示して、例えば、デハソグ用のデータとする。
このように、本発明は、主記憶装置（ＭＳ）上にサブチ
ャネル階順に展開されているサブチャネル情報を、デバ
イスアドレス順に読み出せる小領域にブロック化して、
その開始キーＮｏ．と、終了キー嵐とを対にしたテーブ
ルを生成し、該テーブルを基に、ブロック単位に、「読
み出しサブルーチン」をコールして、主記憶装置（ＭＳ
）から、サービスプロセッサ（ＳＶＰ）の記憶装置上の
読み出しバッファに読み出すようにした所に特徴がある
。
ャネル階順に展開されているサブチャネル情報を、デバ
イスアドレス順に読み出せる小領域にブロック化して、
その開始キーＮｏ．と、終了キー嵐とを対にしたテーブ
ルを生成し、該テーブルを基に、ブロック単位に、「読
み出しサブルーチン」をコールして、主記憶装置（ＭＳ
）から、サービスプロセッサ（ＳＶＰ）の記憶装置上の
読み出しバッファに読み出すようにした所に特徴がある
。
以上、詳細に説明したように、本発明のサブチャネル情
報の表示方式は、少なくとも、サービスフロセッサ（Ｓ
ＶＰ）を備えた計算機システムにおいて、各チャネル装
置毎に接続されている複数個の入出力装置に対応したサ
ブチャネル情報を、上記サービスプロセッサ（ＳＶＰ）
のディスプレイで実時間で表示するのに、上記サービス
プロセッサ（ＳＶＰ）の記憶装置上に、サブチャネル陽
と、デバイスアドレスとの対応を、サブチャネル隘の昇
順。
報の表示方式は、少なくとも、サービスフロセッサ（Ｓ
ＶＰ）を備えた計算機システムにおいて、各チャネル装
置毎に接続されている複数個の入出力装置に対応したサ
ブチャネル情報を、上記サービスプロセッサ（ＳＶＰ）
のディスプレイで実時間で表示するのに、上記サービス
プロセッサ（ＳＶＰ）の記憶装置上に、サブチャネル陽
と、デバイスアドレスとの対応を、サブチャネル隘の昇
順。
又は降順に表示して、それぞれにキー魚を付与して第１
のテーブルとし、該第１のテーブルに基づいて、特定の
語数からなる読み出しバッファに格納可能な単位で、上
記キー随による格納開始キー患と、格納終了キー陽とを
示す第２のテーブルを設けることにより、デバイスアド
レスで見て不連続に、主記憶装置（ＭＳ）上に展開され
ているサブチャネル情報を、連続したデバイスアドレス
単位にブロック化して、上記サービスプロセッサ（ＳＶ
Ｐ）の記憶装置上の読み出しバッファに読み出し、［ｆ
ｆｉ表示するようにしたものであるので、サービスプロ
センサ（ＳＶＰ）において、「読み出しサブル−チン」
を呼び出す回数を減らし、サービスプロセッサ（ＳＶＰ
）でのオーバヘッドを小さくできる効果がある。
のテーブルとし、該第１のテーブルに基づいて、特定の
語数からなる読み出しバッファに格納可能な単位で、上
記キー随による格納開始キー患と、格納終了キー陽とを
示す第２のテーブルを設けることにより、デバイスアド
レスで見て不連続に、主記憶装置（ＭＳ）上に展開され
ているサブチャネル情報を、連続したデバイスアドレス
単位にブロック化して、上記サービスプロセッサ（ＳＶ
Ｐ）の記憶装置上の読み出しバッファに読み出し、［ｆ
ｆｉ表示するようにしたものであるので、サービスプロ
センサ（ＳＶＰ）において、「読み出しサブル−チン」
を呼び出す回数を減らし、サービスプロセッサ（ＳＶＰ
）でのオーバヘッドを小さくできる効果がある。
第１図は本発明のサブチャネル情報の表示方式の原理を
示した図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は従来のサブチャネル情報の表示方式を説明する
図。 である。 図面において、 １は中央処理装置（ＣＰＵ） 、 ２は主記憶装置（Ｍ
Ｓ） 。 ２１はサブチャネル領域、又はサブチャネル情報。 ４はチャネル処理袋ｆ （ＣＨＰ） 。 ５はチャネル装置（Ｃ１１）。 ７はサービスプロセッサ（ＳＶＰ）。 ７１は記ｊＱ装置、 ７１ａは第１のテーブル。 ７１ｂは第２のテーブル、７１ｃは読み出しバンファ。 ８はディスプレイ。 ■〜■は読み出し動作。 をそれぞれ示す。
示した図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は従来のサブチャネル情報の表示方式を説明する
図。 である。 図面において、 １は中央処理装置（ＣＰＵ） 、 ２は主記憶装置（Ｍ
Ｓ） 。 ２１はサブチャネル領域、又はサブチャネル情報。 ４はチャネル処理袋ｆ （ＣＨＰ） 。 ５はチャネル装置（Ｃ１１）。 ７はサービスプロセッサ（ＳＶＰ）。 ７１は記ｊＱ装置、 ７１ａは第１のテーブル。 ７１ｂは第２のテーブル、７１ｃは読み出しバンファ。 ８はディスプレイ。 ■〜■は読み出し動作。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 少なくとも、サービスプロセッサ（ＳＶＰ）（７）を備
えた計算機システムにおいて、 各チャネル装置（５）毎に接続されている複数個の入出
力装置に対応したサブチャネル情報（２１）を、上記サ
ービスプロセッサ（ＳＶＯ）のディスプレイ（８）で実
時間で表示するのに、 主記憶装置（２）上に展開されているサブチャネルＮｏ
．と、デバイスアドレスとの対応表を、該サブチャネル
Ｎｏ．の昇順、又は降順に、該サービスプロセッサ（Ｓ
ＶＰ）（７）の記憶装置（７１）上に生成して、その順
番にキーＮｏ．を付与した第１のテーブル（７１ａ）と
、 該サービスプロセッサ（ＳＶＰ）（７１）の記憶装置（
７１）上に設けられた特定の語数の読み出しバッファ（
７１ｃ）内に一度に格納可能な語数単位で、デバイスア
ドレス順に並んでいるサブチャネル情報（２１）を読み
出す際の格納開始キーＮｏ．と、格納終了キーＮｏ．と
を‘対’にした第２のテーブル（７１ｂ）を、上記第１
のテーブル（７１ａ）から生成し、 上記第２のテーブル（７１ｂ）が指示する語数のサブチ
ャネル情報（２１）を、上記主記憶装置（２）から、当
該サービスプロセッサ（ＳＶＰ）（７）の上記読み出し
バッファ（７１ｃ）に転送した後、編集表示することを
特徴とするサブチャネル情報の表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18576886A JPS6341965A (ja) | 1986-08-07 | 1986-08-07 | サブチャネル情報の表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18576886A JPS6341965A (ja) | 1986-08-07 | 1986-08-07 | サブチャネル情報の表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6341965A true JPS6341965A (ja) | 1988-02-23 |
| JPH0471225B2 JPH0471225B2 (ja) | 1992-11-13 |
Family
ID=16176540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18576886A Granted JPS6341965A (ja) | 1986-08-07 | 1986-08-07 | サブチャネル情報の表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6341965A (ja) |
-
1986
- 1986-08-07 JP JP18576886A patent/JPS6341965A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471225B2 (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553202A (en) | User controlled dialog resource switching in a multi-tasking word processor | |
| EP0144792B1 (en) | Method for dynamic invocation of a utility computer program from an application program | |
| US5987565A (en) | Method and apparatus for virtual disk simulation | |
| JPH0131214B2 (ja) | ||
| AU603876B2 (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| JPS6341965A (ja) | サブチャネル情報の表示方式 | |
| JPH02245864A (ja) | 多重プロセッサシステム | |
| JPS61279959A (ja) | 主記憶退避出力方式 | |
| JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
| JPS5958552A (ja) | スロ−ダウン制御方式 | |
| JPS58200363A (ja) | 仮想システムの入出力制御方式 | |
| JP2517977B2 (ja) | 仮想計算機における入出力割込み制御方式 | |
| JPH0795296B2 (ja) | データ処理システムにおける情報共有処理方式 | |
| JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 | |
| JPH01283653A (ja) | メモリプール管理方式 | |
| JPS621048A (ja) | 仮想記憶システム | |
| JPH02304615A (ja) | 並列ディスク制御バッファの割当て方式 | |
| JPS62285150A (ja) | オペレ−テイングシステムのフアイル制御方式 | |
| JPS6240559A (ja) | バツフアの制御方式 | |
| JPH01193941A (ja) | 入出力処理のテスト方式 | |
| JPS6180345A (ja) | 通信制御装置のバツフア獲得方式 | |
| JPS6279536A (ja) | 情報処理装置の試験実行方式 | |
| JPS62216042A (ja) | デ−タ領域のメモリ割付方式 | |
| JPH02178748A (ja) | 仮想記憶計算システムの仮想記憶制御方法 | |
| JPS6039265A (ja) | デ−タ転送方式 |