JPS6341983A - 演算レジスタのバイパスチエツク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、演算レジスタのバイパスチェック方式に関し
、詳しくは、演算レジスタを更新する命令に同じ演算レ
ジスタの内容を参照する命令が続いた時に、先行する命
令の演算結果を後続する命令の入力オペランドとして演
算レジスタをバイパスして直接供給することによって高
速化した情報処理装置のバイパス動作のチェック方式に
関する。

従来の技術 第２図に示すブロック構成図は、従来、この種の情報処
理装置で実施されていた演算レジスタのバイパス動作を
説明するためのものである。命令制御装置１０は、情報
処理装置に与えられた命令を解読し、演算処理回路４０
の演Ｗ、！ｌｌ］作、あるいは演算レジスタ３０の更新
、選択回路５０の制御を行う（制御信号７０．７１．７
２）。上記＋Ｙ！、表置２０には、情報処理装置で実行
される命令あるいは命令で処理されるデータ又は結果を
格納しておく。演算レジスタ３０は演算処理回路４０で
実行された命令の演算結果を保持しておくためのもので
ある。演算処理回路４０は演算レジスタ３０あるいは主
記憶装置２０に格納されたデータを人力オペランドとし
て命令制御袋Ｍ１０からの制御信号７２で指示された演
算を実行するものであって、第２図ではレジスタ４１か
ら４３および加算器４４で構成されており、主記憶装置
２０および演算レジスタ３ｏの間のデータの転送あるい
は加減算が実行できる。選択回路５０は演算処理回路４
０の入力の一方のデータを演算レジスタ３０あるいは演
算処理回路４０自身の演算結果６１から選択するもので
あり、命令制御装置１ｏで制御される（制御信号７１）
。

次に第２図の情報処理装置における演算レジスタのバイ
パス機構について説明する。命令の実行は、最初に主記
憶装置２０あるいは演算レジスタ３０からオペランドデ
ータを読出すマシンサイクル（以降Ｌサイクルと呼ぶ）
、読出されたオペランドデータに対して演算を実行する
マシンサイクル（以降Ｅサイクルと呼ぶ）、Ｅサイクル
の演算で得られた演算結果を主記憶装置２０あるいは演
算レジスタ３０に読込むマシンサイクル（以降ｗサイク
ルと呼ぶ）からなる。演算レジスタのバイパス機構がな
い場合には先行する命令のＷサイクルか終了するまで後
続の命令は実行を開始できない。この様子を第３図のタ
イムチャートに示す。

先行する命令１の開始から後続の命令２の終了ま−ｅ　
６マンンサイクル必要としている。−７７、演算レジス
タのバイパス機構が動く場合には、選択回路５０で演算
処理回路４０の演算結果出／Ｊ　６１を演算レジスタ３
０の読出しチータロ２の代りに選択すれば、先行する命
令１のＷサイクルと後続ノ命令２のＬサイクルが同時に
実行できるために命令の高速化が可能となる（第４図に
示すタイムチャートを参照）。

発明が解決しようとする問題点 しかしながら、上述した従来の情報処理装置では、第４
図のマシンサイクル３において先行する命令１の演算結
果を選択回路５０で選択するところを誤って演算レジス
タ３０の読出しデータを選択したとしてもデータの正当
性をチャックする方法がないために、誤りは検出されな
かった。逆に。

第４図のマシンサイクル１において演算レジスタ３０の
読出しデータを選択回路５０で選択するところを演算処
理回路４０の出力データを選択しても同様にハリは検出
されなかった。この種の誤りのうち回路の故障によるも
のは回路の２重化一致チェック等によっである程度は検
出可能であるが、２重化による装置の大型化は避けられ
ず、また故障以外の原因、例えば回路に論理的な誤番）
があった場合には誤りを検出することは不可能であった
。

本発明は、従来の上記実情に鑑みてなされたものであり
、従って本発明の目的は、従来の技術に内在する上記欠
点を解消することを可能とした新規な演算レジスタバイ
パスチェック方式を提供することにある。

問題点を解決するための手段 上記目的を達成する為に、本発明に係る演算レジスタの
バイパスチェック方式は、演算処理回路の出力に有効な
演算レジスタの更新データが出力されているか否かを表
示する第１の表示手段と、前記演算処理回路で現在実行
されている演算レジスタを更新する命令によって未だ更
新されていないために、演算レジスタの内容が無効であ
ることを表示する第２の表示手段とを僅えて構成され、
先行する命令の演算結果を演算レジスタをバイパスして
使用するときには前記第１の表示手段の表示内容を、演
算レジスタの内容を使用するときには前記第２の表示手
段の表示内容によってデータの有効性をチェックするこ
とを特徴としている。

実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。

第１図は不発明の一実施例を示すブロック構成図である
。

第１図を参照するに、命令制御装置１０、主記憶装置２
０、演算レジスタ３０、演算処理回路４０、選択回路５
０は第２図の従来例と同様の構成・機能を有する。デー
タ信号線、制御信号線についても第２図と完全に対応し
ている。

本発明において新たに追加されたデータ有効表示回路８
０は、命令制御装置１ｏから出力される演算レジスタ３
０へのストローブ信号７０及び演算処理回路４０への演
算制御信号７２から演算レジスタ３０の出力データ６２
の無効表示信号９０及び演算処理回路４０の演算結果出
力６１の有効表示信号９１を出力し、選択回路８１は命
令制御袋＝１０力）らの選択信号７Ｌの指示により選択
回路５０が演算レジスタ出力データ６２を選択している
ときには演算レジスタ出力データ６２の無効表示信号９
Ｑを、演算結果出力６１を選択しているときには演算結
果出力６１の有効表示信号９１の否定信号すなわち無効
信号９２を選択して誤り表示信号９３として出力する。

この誤り表示信号９３は通常情報処理装置の管理機構等
に報告さ九て障害処理が行われる。

次に第４図のタイムチャートに従って演算レジスタのバ
イパス動作の誤り検出を説明する。演算レジスタ３ｏの
無効表示信号９ｏが出力されるのは、演算レジスタ３０
に対して演算を芙施し演算結果が演算レジスタ３０に確
定していないときであるから、第４図ではマシンサイク
ル２から５の間である。一方、演算結果出力６１の有効
表示信号９１が出力されるのは、命令１および命令２の
Ｗステージであるから、第４図ではマシンサイクル３お
よび５である。マシンサイクル１において命令制御装＠
１０から出力される制御信号７１が演算レジスタ３０の
選択を指示すると、選択回路８１は演算レジスタ３０の
無効表示信号９ｏを選択するが、信号９０はこのときデ
ータ有効表示回路８０から出力されていないので、誤り
表示信号９３も出力されない。制御信号７１が誤って演
算結果出力６１の選択を指示すると、選択回路８１は演
算結果出力６１の無効信号９２を選択し、誤り表示信号
９３が出力される。

マシンサイクル３では逆の動作が行われ、制御信号７１
が誤ると誤り表示信号９３が出力される。

発明の詳細 な説明したように、本発明によれば、演算レジスタに格
納されているデータの有効性および演算処理回路の演算
結果出力の有効性を表示する手段を設け、演算処理回路
の入力データとして選択したデータが真に有効なデータ
であるか否かをチェックすることにより、効果的な演算
レジスタのバイパス動作の誤り検出ができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図は従来の情報処理装置のブロック図、ｘ３図及び第４
図は演算レジスタのバイパス動作を説明するタイムチャ
ートである。 １０、、、命令制御装置、２０．、、主記憶装置、３０
．、、演算レジスタ、４０．、、演算処理回路、５０．
、、選択回路、８０．、、データ有効表示回路、９０．
、、選択回路 特許出願人　　日本電気株式会社 代　理　人　　弁理士熊谷雄太部 第１図 ４Ｕ 第２図

Claims (1)

【特許請求の範囲】
1. 命令によって指定された演算を実行する演算処理回路と
   、演算結果を格納する演算レジスタと、先行する演算レ
   ジスタの内容を更新する命令の演算結果を後続する演算
   レジスタの内容を参照する命令の入力オペランドとして
   演算レジスタをバイパスして転送するためのデータパス
   とを備えた情報処理装置において、前記演算処理回路の
   出力に有効な演算レジスタの更新データが出力されてい
   るか否かを表示する第１の表示手段と、前記演算処理回
   路で現在実行されている演算レジスタを更新する第１の
   命令によって未だ更新されていないために、演算レジス
   タの内容が後続の演算レジスタを参照する第２の命令に
   とって無効であることを表示する第２の表示手段とを備
   え、前記第１の命令に後続する演算レジスタを参照する
   第２の命令の実行を開始する時に第２の命令の入力オペ
   ランドとして演算レジスタの内容を使用するときには前
   記第２の表示手段の表示によって、第２の命令の入力オ
   ペランドとして先行する第１の命令の演算結果を演算レ
   ジスタをバイパスして使用するときには前記第１の表示
   手段の表示によって第２の命令の入力オペランドデータ
   の有効性をチェックすることを特徴しする演算レジスタ
   のバイパスチェック方式。