JPS6342170A - 電荷転送装置の信号電荷検出回路 - Google Patents
電荷転送装置の信号電荷検出回路Info
- Publication number
- JPS6342170A JPS6342170A JP18641586A JP18641586A JPS6342170A JP S6342170 A JPS6342170 A JP S6342170A JP 18641586 A JP18641586 A JP 18641586A JP 18641586 A JP18641586 A JP 18641586A JP S6342170 A JPS6342170 A JP S6342170A
- Authority
- JP
- Japan
- Prior art keywords
- diffused layer
- diffusion layer
- floating
- floating diffusion
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 39
- 238000001514 detection method Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 101100111630 Mus musculus Naip1 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電荷転送装置の信号電荷検出回路に関し、特に
その高S/N化に関する。
その高S/N化に関する。
、1lll近ccD(チャージ・カップルド・デバイス
)素子などき用いた電荷転送装置の利用が活発でおる。
)素子などき用いた電荷転送装置の利用が活発でおる。
例えば、半導体撮像装置などでは既に旧来の電子撮像管
の利用分野を大きく侵食しつつある。
の利用分野を大きく侵食しつつある。
しかしながら%電荷転送装置の信号電荷量はきわめて微
小であるので、この検出回路機能の良否が電荷転送装置
を用い7t!子装置の特性を大きく左右する。
小であるので、この検出回路機能の良否が電荷転送装置
を用い7t!子装置の特性を大きく左右する。
第3図は従来の電荷転送装置における信号電荷検出方法
の一つでおる浮遊拡散層を使った電荷検出回路(FDA
)の略図である。CCDは埋込チャンネル型で、P型の
基板10にN型ウェル領域8t″有し、その内に障壁領
域となるP イオン注入層9を有している。FDAはC
ODの最終段にあシ、浮遊拡散層1とMOSトランジス
タ2のゲート容量および配線容量による合成容iCを充
電して、その電位変化全出力するものであり、その動作
を第4図の第3図に対応するポテンシャル図を用いて説
明する。時刻tx (第4図(a))に、すセットト
ランジスタ3のゲートに高レベルを印力口してリセット
トランジスタ3を導通式せ、浮遊拡散層1の電位VFD
t−リセットドレインの電位VRDと同一とする。つぎ
に、リセットトランジスタ3のゲートに低レベルを印加
してリセットトランジスタ3を遮断状態とじ几後に、時
刻tz (第4図(b)においてゲートOG5の直前
のCCD 転送ゲート6の下のポテンシャル井戸に蓄積
されてい比信号電荷Qを浮遊拡散層1に流入させる。こ
の信号電荷の流入による浮遊拡散層の電位変化Δ■FD
”MOS)ランジスタ2と抵抗7より成るソースフォロ
ワ−回路で、噴出する。ここで 〔発明が解決しようとする問題点〕 上述しt従来のFDAはリセットトランジスタ3自身の
抵抗の熱雑音の存在のため、リセットトランジスタ3を
遮断する直前の浮遊拡散層lの電位■、D は高周波
成分が乗っている。このtめ、リセットトランジスタ3
が遮断するたびに、浮遊拡散層の電位VF Dはこの雑
音成分だけ揺らぐ。
の一つでおる浮遊拡散層を使った電荷検出回路(FDA
)の略図である。CCDは埋込チャンネル型で、P型の
基板10にN型ウェル領域8t″有し、その内に障壁領
域となるP イオン注入層9を有している。FDAはC
ODの最終段にあシ、浮遊拡散層1とMOSトランジス
タ2のゲート容量および配線容量による合成容iCを充
電して、その電位変化全出力するものであり、その動作
を第4図の第3図に対応するポテンシャル図を用いて説
明する。時刻tx (第4図(a))に、すセットト
ランジスタ3のゲートに高レベルを印力口してリセット
トランジスタ3を導通式せ、浮遊拡散層1の電位VFD
t−リセットドレインの電位VRDと同一とする。つぎ
に、リセットトランジスタ3のゲートに低レベルを印加
してリセットトランジスタ3を遮断状態とじ几後に、時
刻tz (第4図(b)においてゲートOG5の直前
のCCD 転送ゲート6の下のポテンシャル井戸に蓄積
されてい比信号電荷Qを浮遊拡散層1に流入させる。こ
の信号電荷の流入による浮遊拡散層の電位変化Δ■FD
”MOS)ランジスタ2と抵抗7より成るソースフォロ
ワ−回路で、噴出する。ここで 〔発明が解決しようとする問題点〕 上述しt従来のFDAはリセットトランジスタ3自身の
抵抗の熱雑音の存在のため、リセットトランジスタ3を
遮断する直前の浮遊拡散層lの電位■、D は高周波
成分が乗っている。このtめ、リセットトランジスタ3
が遮断するたびに、浮遊拡散層の電位VF Dはこの雑
音成分だけ揺らぐ。
これが、いわゆるリセット雑音といわれるものであり、
具体的にはゆらぎの量はkTC(ここでkはポルツマ一
定数、Tは絶対温度)に比列する。
具体的にはゆらぎの量はkTC(ここでkはポルツマ一
定数、Tは絶対温度)に比列する。
このリセット雑音はFDAにおいては本質的に存在する
ものであり、従来においては設計上容量Cを小さくする
ことで雑音の低gt行なって米ているが、現在でも電子
数に(11!算して50はどのゆらぎが存在しでおり、
信号電荷賃が少ない時のS/Nは、はぼこのリセット雑
音によって決定ぜ1しているといっても過言ではかい。
ものであり、従来においては設計上容量Cを小さくする
ことで雑音の低gt行なって米ているが、現在でも電子
数に(11!算して50はどのゆらぎが存在しでおり、
信号電荷賃が少ない時のS/Nは、はぼこのリセット雑
音によって決定ぜ1しているといっても過言ではかい。
〔問題点を解決する1cめの手段〕
本発明の電荷検出回路は、浮遊拡散層と、その拡散層内
の信号電荷全すべてすい出すリセットトランジスタと、
浮遊拡散Mの゛−位変化?検出づ−るソース・フォロワ
ー回路とを含む電荷転送装置の信号電荷検出回路におい
て、浮遊拡散層の信号電荷?完全にすい出すことを可能
とする几りに、リセットトランジスタが導通する時に浮
遊拡散層が完全に空乏化することが?rl能となるよう
に浮遊拡散層の濃度とリセットドレイン電圧VRD
とを設定したことを特徴とする。
の信号電荷全すべてすい出すリセットトランジスタと、
浮遊拡散Mの゛−位変化?検出づ−るソース・フォロワ
ー回路とを含む電荷転送装置の信号電荷検出回路におい
て、浮遊拡散層の信号電荷?完全にすい出すことを可能
とする几りに、リセットトランジスタが導通する時に浮
遊拡散層が完全に空乏化することが?rl能となるよう
に浮遊拡散層の濃度とリセットドレイン電圧VRD
とを設定したことを特徴とする。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の縦断面図である。
従来の実施例と異なる点は浮遊拡散層11が通常の濃度
の高いN+拡散層ではなく、濃度の低いN−の拡散層で
ある点である。このように浮遊拡散層11をN−とする
ことによりP型の基板10と浮遊拡散層11との間のP
−N接合において空乏層は浮遊拡散層11の側にも広が
る。よって、浮遊拡散層11のm度と、その深さXJ、
及びそのバイアス電圧によシ、浮遊拡散層11は完全に
空乏化することが可能である。具体的に述べるならは、
NDを浮遊拡散層11のへ一型のドナー製置、NAiP
型基板10のアクセプター磯波、浮遊拡散層11とP型
基板10との接合を階段接合し、逆バイアス電圧t V
t とし、拡散電位をφとすると、と表わさ詐る。こ
こで851はSi基板の比誘電率。
の高いN+拡散層ではなく、濃度の低いN−の拡散層で
ある点である。このように浮遊拡散層11をN−とする
ことによりP型の基板10と浮遊拡散層11との間のP
−N接合において空乏層は浮遊拡散層11の側にも広が
る。よって、浮遊拡散層11のm度と、その深さXJ、
及びそのバイアス電圧によシ、浮遊拡散層11は完全に
空乏化することが可能である。具体的に述べるならは、
NDを浮遊拡散層11のへ一型のドナー製置、NAiP
型基板10のアクセプター磯波、浮遊拡散層11とP型
基板10との接合を階段接合し、逆バイアス電圧t V
t とし、拡散電位をφとすると、と表わさ詐る。こ
こで851はSi基板の比誘電率。
g@は真空の銹電軍、qは電子の電荷量、kはボルツマ
ン定数である。
ン定数である。
具体的数値を上げるならは、N1=10 ” 5crn
−3゜Xj=LO#m、ND=3X10 Cm
とするとX(IXIO−’)2 =9.03V =0.603V であるため、逆バイアス電圧として、&4■の印加があ
れば浮遊拡散層11は完全に空乏化する。
−3゜Xj=LO#m、ND=3X10 Cm
とするとX(IXIO−’)2 =9.03V =0.603V であるため、逆バイアス電圧として、&4■の印加があ
れば浮遊拡散層11は完全に空乏化する。
完全に空乏化した後では、空乏層の広がルはとまリ、ひ
いては浮遊拡散層11の電位は9.03 Vより変化し
ない。
いては浮遊拡散層11の電位は9.03 Vより変化し
ない。
このように例んは9.03 Vで完全に空乏化すること
ができるN−1全浮遊拡散層11に用いることにより、
リセット雑音?皆無にできることを第2図(alお工び
(b)のポテンシャル図を用いて説明する。時刻ts
(第2図(a))にリセットトランジスタ3のゲー)
K高レベルを印加してリセットトランジスタ3を導通芒
せ、浮遊拡散層11内のキャリアをすべて出してしまう
。この時、浮遊拡散層11は9.03 Vにおいて完全
に空乏化するので、それ以上電位変化も起きない。
ができるN−1全浮遊拡散層11に用いることにより、
リセット雑音?皆無にできることを第2図(alお工び
(b)のポテンシャル図を用いて説明する。時刻ts
(第2図(a))にリセットトランジスタ3のゲー)
K高レベルを印加してリセットトランジスタ3を導通芒
せ、浮遊拡散層11内のキャリアをすべて出してしまう
。この時、浮遊拡散層11は9.03 Vにおいて完全
に空乏化するので、それ以上電位変化も起きない。
この完全空乏化による電位9.03Vは、リセットトラ
ンジスタ3に熱雑音が存在していても、リセットトラン
ジスタ3下のチャネルポテンシャルが9.03 Vに対
して十分深く、リセットドレイン4の電位vILD
も十分高は詐ば、リセットトランジスj13の熱雑音に
関係なく、リセットごとにかならず9.03 Vに浮遊
拡散Ni111はセットされる。
ンジスタ3に熱雑音が存在していても、リセットトラン
ジスタ3下のチャネルポテンシャルが9.03 Vに対
して十分深く、リセットドレイン4の電位vILD
も十分高は詐ば、リセットトランジスj13の熱雑音に
関係なく、リセットごとにかならず9.03 Vに浮遊
拡散Ni111はセットされる。
すなわち、浮遊拡散層11の電位のゆらぎは起きない。
このゆらぎのない状態で時刻tz第2図(blに信号電
荷全浮遊拡散層11に流入妊ぜ、その電位変化iM(J
Sトランジスタ2と負荷抵抗7とのソースフォロワ−回
路で検出する定め、リセット雑音はリセットトランジス
タ3に熱雑音が存在していても、皆無とすることができ
る。
荷全浮遊拡散層11に流入妊ぜ、その電位変化iM(J
Sトランジスタ2と負荷抵抗7とのソースフォロワ−回
路で検出する定め、リセット雑音はリセットトランジス
タ3に熱雑音が存在していても、皆無とすることができ
る。
以上説明したように、不発明は、浮遊拡散層が完全に空
乏化できるように、その端麗、接合深さ、及びドレイン
電圧全設定することにより、リセットトランジスタに熱
雑音が存在していても、リセットノイズ?皆無にできる
効果があり、CCDの高S/Hに大きな効果がある。
乏化できるように、その端麗、接合深さ、及びドレイン
電圧全設定することにより、リセットトランジスタに熱
雑音が存在していても、リセットノイズ?皆無にできる
効果があり、CCDの高S/Hに大きな効果がある。
第1図は本発明の一実施例を示す断面図、第2図(a)
、 (blはその動作を説明するポテンシャル図、第
3図は従来の信号電荷検出回路部分の断面図であり、第
4図(al 、 (b)はその動作を説明するためのボ
テンンヤル図である。 1・・・・・・浮遊拡散層、2・・・・・・MOSトラ
ンジスタ、3・・・・・・リセットトランジスタ、4・
・・・・・リセットドレイン、5・・・・・・出力ゲー
ト、6・・・・・・転送ゲート、7・・・・・・負荷抵
抗、8・・・・・・N−ウェル、 9・・・・・・P+
インカプラ層、10・・・・・・基板。 童 2 図
、 (blはその動作を説明するポテンシャル図、第
3図は従来の信号電荷検出回路部分の断面図であり、第
4図(al 、 (b)はその動作を説明するためのボ
テンンヤル図である。 1・・・・・・浮遊拡散層、2・・・・・・MOSトラ
ンジスタ、3・・・・・・リセットトランジスタ、4・
・・・・・リセットドレイン、5・・・・・・出力ゲー
ト、6・・・・・・転送ゲート、7・・・・・・負荷抵
抗、8・・・・・・N−ウェル、 9・・・・・・P+
インカプラ層、10・・・・・・基板。 童 2 図
Claims (1)
- 浮遊拡散層と、その拡散層内の信号電荷をすい出すリセ
ットトランジスタと、前記浮遊拡散層の電位変化を検出
するソース・フォロワー回路とを含む電荷転送装置の信
号電荷検出回路において、前記浮遊拡散層の不純物濃度
は前記リセットトランジスタが導通時に完全に空乏化す
るような値に設定されていることを特徴とする電荷転送
装置の信号電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18641586A JPS6342170A (ja) | 1986-08-07 | 1986-08-07 | 電荷転送装置の信号電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18641586A JPS6342170A (ja) | 1986-08-07 | 1986-08-07 | 電荷転送装置の信号電荷検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6342170A true JPS6342170A (ja) | 1988-02-23 |
Family
ID=16188020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18641586A Pending JPS6342170A (ja) | 1986-08-07 | 1986-08-07 | 電荷転送装置の信号電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6342170A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423334A (ja) * | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| US5221852A (en) * | 1991-02-01 | 1993-06-22 | Fujitsu Limited | Charge coupled device and method of producing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113473A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
-
1986
- 1986-08-07 JP JP18641586A patent/JPS6342170A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113473A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423334A (ja) * | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| US5221852A (en) * | 1991-02-01 | 1993-06-22 | Fujitsu Limited | Charge coupled device and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9397651B2 (en) | Dynamically driven deep n-well circuit | |
| US6586789B1 (en) | Pixel image sensor | |
| US6323479B1 (en) | Sensor pixel with linear and logarithmic response | |
| US6902945B2 (en) | Tapered threshold reset FET for CMOS imagers | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| US4980735A (en) | Solid state imaging element | |
| US10249671B2 (en) | Low-noise CMOS image sensor | |
| US9263494B2 (en) | CMOS image sensor | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| Fossum et al. | A linear and compact charge-coupled charge packet differencer/replicator | |
| US4700085A (en) | Circuit for detecting signal charges transferred in a charge transfer device | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| JPH04373136A (ja) | 電荷結合装置 | |
| Keast et al. | CCD/CMOS process for integrated image acquisition and early vision signal processing | |
| Stefanov et al. | Performance of Deep-Depletion Buried-Channel $ n $-MOSFETs for CMOS Image Sensors | |
| JPH07122733A (ja) | 電荷転送装置およびその製造方法 | |
| Lin et al. | Shielded silicon gate complementary MOS integrated circuit | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| JPS60132367A (ja) | 電荷転送装置 | |
| Musalgaonkar et al. | An HDR pixel with over 60-dB dynamic range enhancement using in-pixel parametric amplification | |
| JP2000214202A (ja) | 電荷検出装置 | |
| Stefanov et al. | Performance of buried channel n-type MOSFETs in 0.18-μm CMOS image sensor process | |
| JP2586307B2 (ja) | 電荷転送装置 |