JPS6342518A - パルス発生集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、インバータを含む電気機器などに使用される
パルス発生集積回路に関するものであム従来の技術 従来のパルス発生集積回路は、一般的に電源電圧低下時
のために特別な対策を施していないものであった。

発明が解決しようとする問題点 このような従来の構造では、集積回路の電源電圧が低い
場合にパルス発生回路の動作が不安定となり、集積回路
の出力が不安定となる。従って出力端子に例えばインバ
ータのスイッチング素子の制御入力端子を接続した場合
には、電源電圧が低い時に、前記スイッチング素子が不
安定に導通。

非導通の動作を起こし、破壊するという問題があった。

本発明は前記問題点に鑑み、前記電源電圧が低い場合に
出力が不安定になるのを防ぎ、出力端子に例えばインバ
ータのスイッチング素子の制御入力端子を接続した場合
でも電源電圧が低い時に前記スイッチング素子が破壊す
るのを防ぐことができるパルス発生集積回路を提供する
ものである。

問題点を解決するための手段 この目的を達成するために本発明のパルス発生集積回路
は、第１のトランジスタと、第２のトランジスタと、リ
ーク防止抵抗と、定電圧素子と制限抵抗の直列回路と、
パルス発生回路と、２つの電源入力端子とを有し、前記
第１のトランジスタのコレクタと、前記第２のトランジ
スタのベースと前記直列回路の一端と前記リーク防止抵
抗の他端とを接続し、前記第１のトランジスタのエミッ
タと前記第２のトランジスタのエミッタとを接続し、こ
の接続点と前記直列回路の他端を前記電源入力端子とし
、前記第１のトランジスタのベースを前記パルス発生回
路に接続し、前記第２のトランジスタのコレクタを出力
端子とするものであム作　　　用 この構成によｐ本発明のパルス発生集積回路は、電源電
圧が低い場合においても出力が不安定になるのを防ぐこ
とができ、出力端子に例えばインバータのスイッチング
素子の制御入力端子を接続した場合でも電源電圧が低い
時に前記スイッチング素子が破壊するのを防ぐことがで
きる。

実施例 以下本発明の一実施例について図面を参照しながら説明
する。図は本発明の一実施例における集積回路およびそ
の出力にドライブ回路を接続し、さらに−石インバータ
のスイッチング素子を接続した状態を示す回路図である
。図において、１は第１のトランジスタ、２は第２のト
ランジスタ、３はリーク防止抵抗である。ツェナ電圧■
ｚのツェナダイ冴−ド４とトランジスタ６と抵抗６で定
電圧素子７を構成している。８は制限抵抗、９はパルス
発生回路、１ｏと１１はそれぞれ電源入力端子である。

以上によって集積回路１２を構成している。集積回路１
２の出力は、抵抗１３、抵抗１４、トランジスタ１６、
抵抗１６、抵抗１７によって構成されたドライブ回路１
８に接続し、ドライブ回路１８の出力はトランジスタ１
９のベースに接続されている。トランジスタ１９は−５
インバータ２０の一部を構成している。２１は集積回路
１２及びドライブ回路１８に電源電圧ｖｃｃを供給する
直流電源である。

以上の構成において動作を説明する。まずｖｃｃ〉■Ｚ
＋１．４（イ）の場合（トランジスタ６および第２のト
ランジスタ２はベースエミッタ間電圧Ｖ　Ｂ　Ｅ　＞　
０．７　Ｖで順ベース電流が流れる。）の動作について
述べる。

パルス発生回路９は、ｖｃｃが十分高いため、第１のト
ランジスタ１を確実にオンオフさせることができる。第
１のトランジスタ１がオフの場合には、ツェナダイオー
ドが定電圧特性を示す状態となり、制限抵抗８から定電
圧素子７を通って第２のトランジスタ２に順ベース電流
が供給され第２のトランジスタ２はオンする。するとト
ランジスタ１６に順ベース電流が供給されてオンし、ト
ランジスタ１９に順ベース電流が供給されてオンする。

第１のトランジスタ１がオンの場合には、制限抵抗８か
ら定電圧素子７を通った電流はすべて第１のトランジス
タ１のコレクタからエミッタに流れるため、第２のトラ
ンジスタ２はオフする。するとトランジスタ１６はオフ
し、トランジスタ１９もオフする。

次にｖｃｃくｖＺ＋１．４（ｖ）の場合の動作について
述べる。この状態で第１のトランジスタ１がオフの場合
には、ツェナダイオード４の作用により、制限抵抗８に
流れる電流が非常に小さくなるので、すべてリーク防止
抵抗３に流れて第２のトランジスタ２には順ベース電流
が供給されずオフとなる。

もちろん第１のトランジスタ１がオンであれば第１のト
ランジスタ１のコレクタとエミッタによって、第２のト
ランジスタ２のベースエミッタ間がほぼ短絡状態になる
ため、第２のトランジスタ２はオフとなる。従ってＶ　
ｃｃ　（Ｖ　ｚ　＋　１　、４（Ｖ）の場合には第１の
トランジスタ１がいかなる状態であろうと、第２のトラ
ンジスタ２はオフである。第２のトランジスタ２がオフ
であればトランジスタ１６もトランジスタ１９もオフで
ある。

ここでパルス発生回路９が正常に動作する電源電圧の下
限に比べ、■Ｚ＋１．４（ｖ）を高くすることにより、
低ｖｃｃ時に第２のトランジスタ２が誤ってオンするこ
とがないためトランジスタ１９が異常な順ベース電流で
オンし壊れることがない。従って信頼性の高い集積回路
を提供することができる。

発明の効果 以上の実施例からも明ら、かなように、本発明のパルス
発生集積回路は、特に、パルス発生回路を含んだ集積回
路の最終段のトランジスタのベースと一方の電源入力端
子の間に、定電圧素子と制限抵抗の直列回路を接続する
ことにより、電源電圧が低い場合においても出力が不安
定になるのを防ぐことができ、出力端子に例えばインバ
ータのスイッチング素子の制御入力端子を接続した場合
でも電源電圧が低い時に前記スイッチング素子が破壊す
るのを防ぐことができる。従って信頼性の高い集積回路
を提供することができる。

なお、電源電圧低下を電圧比較器等で検知して、パルス
発生回路の動作を停止させることも考えられるが、この
場合は電圧比較器の動作及びパルス発生回路の停止動作
が保証される電圧までしか保護されず、非常な低電源電
圧時は正常に保護されない恐れがあり、また回路構成も
複雑になる。したがって、信頼性が高く簡単な本発明の
回路構成はきわめてすぐれたものである。

【図面の簡単な説明】

図は本発明の一実施例における集積回路およびその出力
にドライブ回路を接続しさらに一方インバータのスイッ
チング素子を接続した状態を示す回路図である。 １・・・・・・第１のトランジスタ、２・・・・・・第
２のトランジスタ、３・・・・・・リーク防止抵抗、７
・・・・・・定電圧素子、８・・・・・・制限抵抗、９
・・・・・・パルス発生回路、１ｏ・・・・・・電源入
力端子、１１・・・・・・電源入力端子。

Claims (1)

【特許請求の範囲】
1. 第１のトランジスタと、第２のトランジスタと、リーク
   防止抵抗と、定電圧素子と制限抵抗の直列回路と、パル
   ス発生回路と２つの電源入力端子とを有し、前記第１の
   トランジスタのコレクタと、前記第２のトランジスタの
   ベースと前記直列回路の一端と前記リーク防止抵抗の他
   端とを接続し、前記第１のトランジスタのエミッタと前
   記第２のトランジスタのエミッタとを接続し、この接続
   点と前記直列回路の他端を前記電源入力端子とし、前記
   第１のトランジスタのベースを前記パルス発生回路に接
   続し、前記第２のトランジスタのコレクタを出力端子と
   するパルス発生集積回路。