JPS634362A - マルチマスタバスの調停方式 - Google Patents
マルチマスタバスの調停方式Info
- Publication number
- JPS634362A JPS634362A JP14859086A JP14859086A JPS634362A JP S634362 A JPS634362 A JP S634362A JP 14859086 A JP14859086 A JP 14859086A JP 14859086 A JP14859086 A JP 14859086A JP S634362 A JPS634362 A JP S634362A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cpu
- master
- software
- peripheral devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 5
- 239000002674 ointment Substances 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ回路におけるマルチマス
タバスシステムに関Ｌ、マルチマスタバスの調停方式に
関する。
タバスシステムに関Ｌ、マルチマスタバスの調停方式に
関する。
従来、この種のバスの調停方式においては、ＣＰＵや周
辺バスマスタデバイスの複数のバスマスタから同時にマ
ルチマスタバスの使用要求があるため、調停ロジック回
路によるバスマスタの優先順位制御、各バスマスタへの
レディー制御、およびバスインターフェース制御が必要
であった。
辺バスマスタデバイスの複数のバスマスタから同時にマ
ルチマスタバスの使用要求があるため、調停ロジック回
路によるバスマスタの優先順位制御、各バスマスタへの
レディー制御、およびバスインターフェース制御が必要
であった。
上述した従来のマルチマスタバスの調停方式ではハード
ウェアによる調停が行なわれるため、調停ロジック回路
が必要であった。
ウェアによる調停が行なわれるため、調停ロジック回路
が必要であった。
本発明のマルチマスタバスの調停方式においては、バス
上のデータ転送の制御がＣＰＵとその周辺デバイスの両
方で共有されているマルチマスタバスにおいてそれぞれ
の周辺デバイスはＣＰＵ上のソフトウェアからの起動で
マルチマスタバスを制御し、各周辺デバイスはマルチマ
スタバスの制御中であることを示す制御期間情報をＣＰ
Ｕバスを通じてＣＰＵ上のソフトウェアが認識できる制
御回路を有している。ＣＰｔＪ上のソフトウェアが周辺
デバイスごとの制御期間情報を認識しながらマルチマス
タバス上でのＣＰＵと各周辺デバイスからの制御期間を
排他的にソフトウェア制御する。
上のデータ転送の制御がＣＰＵとその周辺デバイスの両
方で共有されているマルチマスタバスにおいてそれぞれ
の周辺デバイスはＣＰＵ上のソフトウェアからの起動で
マルチマスタバスを制御し、各周辺デバイスはマルチマ
スタバスの制御中であることを示す制御期間情報をＣＰ
Ｕバスを通じてＣＰＵ上のソフトウェアが認識できる制
御回路を有している。ＣＰｔＪ上のソフトウェアが周辺
デバイスごとの制御期間情報を認識しながらマルチマス
タバス上でのＣＰＵと各周辺デバイスからの制御期間を
排他的にソフトウェア制御する。
次に、本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施では、マスタであ
るＣＰＵＩＶｉＣＰＵパス２を通してスレーブとしての
周辺デバイスＡ・３と周辺デバイスＢ・４とに接続され
ている。また、ＣＰＵ１はＣＰＵバス２とバスインター
フェースＣ・５とマルチマスタバス８を通してスレーブ
デバイスであるメモリ回路９をアクセスできる。周辺バ
スマスタデバイスである周辺デバイスＡ・３はＣＰＵか
らの起動でバスインターフェースＡ・６とマルチマスタ
バス８を通じてメモリ回路９をアクセスできる。周辺パ
スマスタデバイスである周辺デバイスＢ・４はＣＰＵか
らの起動でバスインターフェースＢ・７とマルチマスタ
バス８を通じてメモリ回路９をアクセスできる。周辺デ
バイスＡ・３と周辺デバイスＢ・４とのそれぞれはマル
チマスタバス８を使用している期間を制御期間情報とし
てＣＰＵバス２へ知らせることのできる制御回路を内蔵
してお、９、ＣＰＵ上のソフトウェアはこの情報を認識
しながらマルチマスタバス８上でのＣＰＵと周辺デバイ
スＡ・３と周辺デバイスＡ・４からの制御期間を排他制
御する。
るＣＰＵＩＶｉＣＰＵパス２を通してスレーブとしての
周辺デバイスＡ・３と周辺デバイスＢ・４とに接続され
ている。また、ＣＰＵ１はＣＰＵバス２とバスインター
フェースＣ・５とマルチマスタバス８を通してスレーブ
デバイスであるメモリ回路９をアクセスできる。周辺バ
スマスタデバイスである周辺デバイスＡ・３はＣＰＵか
らの起動でバスインターフェースＡ・６とマルチマスタ
バス８を通じてメモリ回路９をアクセスできる。周辺パ
スマスタデバイスである周辺デバイスＢ・４はＣＰＵか
らの起動でバスインターフェースＢ・７とマルチマスタ
バス８を通じてメモリ回路９をアクセスできる。周辺デ
バイスＡ・３と周辺デバイスＢ・４とのそれぞれはマル
チマスタバス８を使用している期間を制御期間情報とし
てＣＰＵバス２へ知らせることのできる制御回路を内蔵
してお、９、ＣＰＵ上のソフトウェアはこの情報を認識
しながらマルチマスタバス８上でのＣＰＵと周辺デバイ
スＡ・３と周辺デバイスＡ・４からの制御期間を排他制
御する。
以上説明したように本発明では、ＣＰＵ上のソフトウェ
アでマルチマスタバスの使用を制御することにより、従
来の調停ロジック回路が不要となる。
アでマルチマスタバスの使用を制御することにより、従
来の調停ロジック回路が不要となる。
図は本発明の一実施例を示す図である。
１・・・・・・ＣＰＵ、２・・−・・・ＣＰＵバス、３
・・・・・・周辺テハイスＡ、４・・・・・・周辺デバ
イスＢ１５・・・・・・バスインターフェースＣ１６°
°“・・°バスインターフェースＡ、？・・・・・・バ
スインターフェースＢ１８°°゛°゛°マルチマスタパ
ス、９・−・・−・メモリ回路。
・・・・・・周辺テハイスＡ、４・・・・・・周辺デバ
イスＢ１５・・・・・・バスインターフェースＣ１６°
°“・・°バスインターフェースＡ、？・・・・・・バ
スインターフェースＢ１８°°゛°゛°マルチマスタパ
ス、９・−・・−・メモリ回路。
Claims (1)
- バス上のデータ転送の制御がＣＰＵとその周辺デバイス
の両方で共有されているマルチマスタバスにおいて、周
辺デバイスはＣＰＵ上のソフトウェアからの起動でマル
チマスタバスを制御し、その制御期間情報をＣＰＵバス
を通じてＣＰＵ上のソフトウェアが認識できる制御回路
を具備しており、このソフトウェアの認識によりマルチ
マスタバス上でのＣＰＵと周辺デバイスからの制御期間
を排他的に行なうことを特徴とするマルチマスタバスの
調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14859086A JPS634362A (ja) | 1986-06-24 | 1986-06-24 | マルチマスタバスの調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14859086A JPS634362A (ja) | 1986-06-24 | 1986-06-24 | マルチマスタバスの調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634362A true JPS634362A (ja) | 1988-01-09 |
Family
ID=15456151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14859086A Pending JPS634362A (ja) | 1986-06-24 | 1986-06-24 | マルチマスタバスの調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634362A (ja) |
-
1986
- 1986-06-24 JP JP14859086A patent/JPS634362A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6014729A (en) | Shared memory arbitration apparatus and method | |
| US4817037A (en) | Data processing system with overlap bus cycle operations | |
| KR890003323B1 (ko) | 버스 제어수단을 갖춘 마이크로컴퓨터 시스템 | |
| JPH061458B2 (ja) | 共有母線のための分配仲裁装置および方法 | |
| EP0996068A2 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| EP1811393A1 (en) | Method and system for data transfer | |
| JPS634362A (ja) | マルチマスタバスの調停方式 | |
| JPS5864528A (ja) | 複数マイクロプロセツサのデ−タ転送方式 | |
| JPH1125036A5 (ja) | ||
| JPH0343804A (ja) | シーケンス制御装置 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JP2607073B2 (ja) | 演算処理装置 | |
| JPS57211628A (en) | Controller for shared input and output loop bus of multicomputer system | |
| JPS6160162A (ja) | バス調停方式 | |
| JPS6267653A (ja) | バス制御方式 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JPH0431139B2 (ja) | ||
| KR960001267B1 (ko) | 타이콤(ticom) 시스템의 입출력 처리 장치 중재기 | |
| JPS6280753A (ja) | バス制御方式 | |
| JPH08137785A (ja) | Ｄｍａ制御装置 | |
| JPS6041157A (ja) | バス争奪制御方式 | |
| JPH01185757A (ja) | データ転送装置 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| JPS626359A (ja) | コンピュータシステム | |
| JPH05274054A (ja) | 省電力装置 |