JPS6345547B2 - - Google Patents
Info
- Publication number
- JPS6345547B2 JPS6345547B2 JP9972182A JP9972182A JPS6345547B2 JP S6345547 B2 JPS6345547 B2 JP S6345547B2 JP 9972182 A JP9972182 A JP 9972182A JP 9972182 A JP9972182 A JP 9972182A JP S6345547 B2 JPS6345547 B2 JP S6345547B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- timing
- input
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000446 fuel Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/06—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage
- G01R23/09—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into an amplitude of current or voltage using analogue integrators, e.g. capacitors establishing a mean value by balance of input signals and defined discharge signals or leakage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は、プログラムで設定された値に基づい
てパルスの出力タイミングを作り、さらに、外部
から入力するパルスの入力タイミングを測定する
矩形波制御回路に関する。
てパルスの出力タイミングを作り、さらに、外部
から入力するパルスの入力タイミングを測定する
矩形波制御回路に関する。
パルス信号で制御されるシステムでは、通常パ
ルス信号の入・出力のタイミングやパルスの幅あ
るいは個数がシステム制御のために用いられる。
例えば、自動車を制御する場合、車速、モータ、
燃料等の自動制御が要求される。車速はタイヤの
回転数をセンサによつて検出し、このセンサから
のパルス出力に基いて回転速度が計算される。一
方、燃料やモータの制御は、計数値に基いて発生
されるパルスのアクテイブレベルの期間で燃料の
供給（流量制御）やモータへの駆動電流の制御が
行なわれる。従つて、外部から入力されるパルス
信号（回転数を示す信号）や外部へ出力されるパ
ルス信号を正確に計測制御しなければならない。
このようなパルス信号の制御は、基準クロツクと
なる特別の基本クロツクを計数して、入力パルス
信号の周期の測定や出力パルス信号のアクテイブ
レベル期間の制御が行なわれる。
ルス信号の入・出力のタイミングやパルスの幅あ
るいは個数がシステム制御のために用いられる。
例えば、自動車を制御する場合、車速、モータ、
燃料等の自動制御が要求される。車速はタイヤの
回転数をセンサによつて検出し、このセンサから
のパルス出力に基いて回転速度が計算される。一
方、燃料やモータの制御は、計数値に基いて発生
されるパルスのアクテイブレベルの期間で燃料の
供給（流量制御）やモータへの駆動電流の制御が
行なわれる。従つて、外部から入力されるパルス
信号（回転数を示す信号）や外部へ出力されるパ
ルス信号を正確に計測制御しなければならない。
このようなパルス信号の制御は、基準クロツクと
なる特別の基本クロツクを計数して、入力パルス
信号の周期の測定や出力パルス信号のアクテイブ
レベル期間の制御が行なわれる。
従来使用されている基準クロツク数計回路を第
１図のブロツク図及び第２図から第４図のタイミ
ングチヤートを参照して説明する。
１図のブロツク図及び第２図から第４図のタイミ
ングチヤートを参照して説明する。
第１図のブロツク図においてインクリメンタ１
−０は基準クロツクが入力する毎にカウンタラツ
チ１−１の内容を＋１だけ増加させる。比較レジ
スタ１−２には内部データバス１−３を介してパ
ルス信号の出力タイミングに相当する比較データ
が格納される。比較器１−４はアツプカウンタ１
−１内のアウント値と比較レジスタ１−２内の比
較データを常時比較し、両者が一致するとパルス
回路１−５に一致信号を出力する。パルス出力回
路１−５は一致信号が入力する毎に出力端子１−
６の出力状態を変化させると同時にカウンタラツ
チ１−１のクリアの制御を行なう。転送ゲート１
−８へ入力端子１−９に外部パルス信号が入力す
るとカウンタラツチ１−１の内容を入力レジスタ
１−７に転送し、入力レジスタ１−７はこの外部
パルス信号が入力したタイミングを保持する。入
力レジスタ１−７のデータは内部データバス１−
３を介して読み出す事ができる。
−０は基準クロツクが入力する毎にカウンタラツ
チ１−１の内容を＋１だけ増加させる。比較レジ
スタ１−２には内部データバス１−３を介してパ
ルス信号の出力タイミングに相当する比較データ
が格納される。比較器１−４はアツプカウンタ１
−１内のアウント値と比較レジスタ１−２内の比
較データを常時比較し、両者が一致するとパルス
回路１−５に一致信号を出力する。パルス出力回
路１−５は一致信号が入力する毎に出力端子１−
６の出力状態を変化させると同時にカウンタラツ
チ１−１のクリアの制御を行なう。転送ゲート１
−８へ入力端子１−９に外部パルス信号が入力す
るとカウンタラツチ１−１の内容を入力レジスタ
１−７に転送し、入力レジスタ１−７はこの外部
パルス信号が入力したタイミングを保持する。入
力レジスタ１−７のデータは内部データバス１−
３を介して読み出す事ができる。
第２図、第３図、第４図はそれぞれ入力端子１
−９より入力する矩形波の周期を計測する場合、
出力端子１−６から制御用のパルスを出力する場
合、両処理を同時に行なう場合のタイミングチヤ
ートである。
−９より入力する矩形波の周期を計測する場合、
出力端子１−６から制御用のパルスを出力する場
合、両処理を同時に行なう場合のタイミングチヤ
ートである。
周期計測では第２図のタイミングチヤートにお
いて、入力端子１−９にt1のタイミングで矩形波
の第１の立ち上がりエツジが入力すると、転送ゲ
ート１−８が開き、カウンタラツチ１−１のt1に
おける第１のカウント値が入力レジスタ１−７に
転送される。同様に、次のt2のタイミングで第２
の立ち上がりエツジが入力すると、カウンタラツ
チ１−１のt2における第２のカウント値が入力レ
ジスタ１−７に転送される。矩形波の周期T1は、
この第１、第２のカウント値の差を計算して得ら
れる。パルス出力では第１図のブロツク図と、第
３図のタイミングチヤートにおいて、周期T2の
１／２に相当する比較データが比較レジスタ１−２
に格納されている。カウンタラツチ１−１と比較
レジスタ１−２の内容が比較器１−４で比較さ
れ、t3のタイミングで第１の一致を検出すると一
致信号をパルス出力回路１−５と出力する。パル
ス出力回路１−５はこの一致信号に同期して出力
端子１−６への出力レベルを変化させると同期に
カウンタラツチ１−１をクリアする。カウンタラ
ツチ１−１は再び０から基準クロツクの入力毎に
増加する。次に、比較器１−４がt4のタイミング
で第２の一致を検出すると、パルス出力回路１−
５は出力端子１−６への出力レベルを変化させ、
同時にカウンタラツチ１−１をクリアする。上記
動作を繰り返し出力端子１−６からは一致検出毎
にレベルが変化する矩形波が出力される。
いて、入力端子１−９にt1のタイミングで矩形波
の第１の立ち上がりエツジが入力すると、転送ゲ
ート１−８が開き、カウンタラツチ１−１のt1に
おける第１のカウント値が入力レジスタ１−７に
転送される。同様に、次のt2のタイミングで第２
の立ち上がりエツジが入力すると、カウンタラツ
チ１−１のt2における第２のカウント値が入力レ
ジスタ１−７に転送される。矩形波の周期T1は、
この第１、第２のカウント値の差を計算して得ら
れる。パルス出力では第１図のブロツク図と、第
３図のタイミングチヤートにおいて、周期T2の
１／２に相当する比較データが比較レジスタ１−２
に格納されている。カウンタラツチ１−１と比較
レジスタ１−２の内容が比較器１−４で比較さ
れ、t3のタイミングで第１の一致を検出すると一
致信号をパルス出力回路１−５と出力する。パル
ス出力回路１−５はこの一致信号に同期して出力
端子１−６への出力レベルを変化させると同期に
カウンタラツチ１−１をクリアする。カウンタラ
ツチ１−１は再び０から基準クロツクの入力毎に
増加する。次に、比較器１−４がt4のタイミング
で第２の一致を検出すると、パルス出力回路１−
５は出力端子１−６への出力レベルを変化させ、
同時にカウンタラツチ１−１をクリアする。上記
動作を繰り返し出力端子１−６からは一致検出毎
にレベルが変化する矩形波が出力される。
一般に、上述した入力パルス信号の周期計測と
出力パルス信号のパルス幅の制御は、例えばそれ
が前述した自動車の制御である場合には、常に、
同時に制御されうるものでなければならない。即
ち、入力パルス信号の周期計測の間、出力パルス
信号の制御を中断することはできない。
出力パルス信号のパルス幅の制御は、例えばそれ
が前述した自動車の制御である場合には、常に、
同時に制御されうるものでなければならない。即
ち、入力パルス信号の周期計測の間、出力パルス
信号の制御を中断することはできない。
従来の基準クロツク計数回路を使用して前述の
周期計測とパルス出力を同時に行なう時の動作を
第４図のタイミングチヤートを参照して説明す
る。
周期計測とパルス出力を同時に行なう時の動作を
第４図のタイミングチヤートを参照して説明す
る。
周期の測定の方法は第２図のタイミングチヤー
トで説明した方法とまつたく同様である。パルス
の出力方法はカウンタラツチ１−１が基準クロツ
クをカウントアツプして周期計測を行なつている
為に比較器１−４から出力する一致信号に同期し
てカウンタラツチ１−１をクリアする事ができ
ず、以下の様に別の方法でパルス出力を行なつて
いる。比較器１−４がカウンタラツチ１−１と比
較レジスタ１−２との第１の一致をt6のタイミン
グで検出すると、パルス出力回路１−５はこのタ
イミングで出力端子１−６の出力レベルを変化さ
せる。但しカウンタラツチ１−１のクリアは行な
わない。この時、t6に同期して発生する割込みを
利用して第２の一致が発生するべきt7のタイミン
グに対応する比較データを得る為に比較レジスタ
１−２内に格納されているタイミングt6に対応す
るデータと、同期T2の1/2に相当するデータとを
加算し、この加算結果を第２の一致に対する比較
データとして新たに比較レジスタ１−２に設定す
る。次のt7のタイミングに同期して第２の一致信
号を検出すると、今度はt8のタイミングに相当す
る比較データを計算して再び比較レジスタ１−２
に格納し、以下同じ動作を繰り返す。
トで説明した方法とまつたく同様である。パルス
の出力方法はカウンタラツチ１−１が基準クロツ
クをカウントアツプして周期計測を行なつている
為に比較器１−４から出力する一致信号に同期し
てカウンタラツチ１−１をクリアする事ができ
ず、以下の様に別の方法でパルス出力を行なつて
いる。比較器１−４がカウンタラツチ１−１と比
較レジスタ１−２との第１の一致をt6のタイミン
グで検出すると、パルス出力回路１−５はこのタ
イミングで出力端子１−６の出力レベルを変化さ
せる。但しカウンタラツチ１−１のクリアは行な
わない。この時、t6に同期して発生する割込みを
利用して第２の一致が発生するべきt7のタイミン
グに対応する比較データを得る為に比較レジスタ
１−２内に格納されているタイミングt6に対応す
るデータと、同期T2の1/2に相当するデータとを
加算し、この加算結果を第２の一致に対する比較
データとして新たに比較レジスタ１−２に設定す
る。次のt7のタイミングに同期して第２の一致信
号を検出すると、今度はt8のタイミングに相当す
る比較データを計算して再び比較レジスタ１−２
に格納し、以下同じ動作を繰り返す。
また測定として周期測定を例にして説明した
が、パルス幅の測定、パルス入力タイミングの測
定の場合も同様に入力レジスタ１−７に保持され
たデータを処理して得られる。
が、パルス幅の測定、パルス入力タイミングの測
定の場合も同様に入力レジスタ１−７に保持され
たデータを処理して得られる。
以上説明した様に従来の基準クロツク計数回路
で外部パルスに対する各種の計測と制御パルス信
号の出力を同時に行なう場合には矩形波出力の変
化タイミングを示す一致信号が発生する毎に次の
一致の準備として、新しく比較データを設定し直
さなければならないという第１の欠点と、矩形波
出力タイミングの発生方法がフリーランニングの
アツプカウンタのカウント値を基本とした制御で
ある為、比較レジスタに設定する比較データに単
純に矩形波の周期と対応するデータではなく、常
に、以前の比較データを加算した値を設定し、ア
ツプカウンタのカウント値に対する重みづけをし
なければならないという第２の欠点と、アツプカ
ウンタと比較レジスタの他に、両者の一致を検出
する為に比較器を必要とし、ハードウエアを増大
させるという第３の欠点があつた。
で外部パルスに対する各種の計測と制御パルス信
号の出力を同時に行なう場合には矩形波出力の変
化タイミングを示す一致信号が発生する毎に次の
一致の準備として、新しく比較データを設定し直
さなければならないという第１の欠点と、矩形波
出力タイミングの発生方法がフリーランニングの
アツプカウンタのカウント値を基本とした制御で
ある為、比較レジスタに設定する比較データに単
純に矩形波の周期と対応するデータではなく、常
に、以前の比較データを加算した値を設定し、ア
ツプカウンタのカウント値に対する重みづけをし
なければならないという第２の欠点と、アツプカ
ウンタと比較レジスタの他に、両者の一致を検出
する為に比較器を必要とし、ハードウエアを増大
させるという第３の欠点があつた。
本発明の目的は少ないハードウエア量で複数の
矩形波信号を制御できる矩形波制御回路を提供す
ることである。
矩形波信号を制御できる矩形波制御回路を提供す
ることである。
本発明は第１の矩形波の周期計測と第２の矩形
波の変化タイミングとを制御する矩形波制御回路
において、第１および第２のカウンタラツチと、
前記第１および第２のカウンタラツチに共通に接
続され、基準クロツクに基いて前記第１および第
２のカウンタラツチの内容を時分割に変化する単
一の増減器とを有し、前記第１の矩形波の変化点
毎に前記第１のカウンタラツチの内容を周期計測
部に読み出し、前記第２のカウンタラツチのオー
バーフローまたはアンダーフロー毎に前記第２の
矩形波を変化せしめるとともに前記第２のカウン
タラツチに所定の値を設定することを特徴とする
ものである。
波の変化タイミングとを制御する矩形波制御回路
において、第１および第２のカウンタラツチと、
前記第１および第２のカウンタラツチに共通に接
続され、基準クロツクに基いて前記第１および第
２のカウンタラツチの内容を時分割に変化する単
一の増減器とを有し、前記第１の矩形波の変化点
毎に前記第１のカウンタラツチの内容を周期計測
部に読み出し、前記第２のカウンタラツチのオー
バーフローまたはアンダーフロー毎に前記第２の
矩形波を変化せしめるとともに前記第２のカウン
タラツチに所定の値を設定することを特徴とする
ものである。
本発明の一実施例を第５〜７図を用いて詳しく
説明する。
説明する。
第５図のブロツク図において、第１のカウンタ
ラツチ１−１、内部バス１−３、パルス出力回路
１−５、出力端子１−６、入力レジスタ１−７、
第１の転送ゲート１−８、入力端子１−９は第１
図のブロツク図で説明したものと同様である。増
減器２−０は制御回路２−１の制御で時分割で動
作し基準クロツクが入力した時に第１のカウンタ
ラツチ１−１の内容を１だけ増し、さらに第２の
カウンタラツチ２−２の内容を１だけ減少させ
る。カウンタレジスタ２−３には内部データバス
１−３を介して、パルス信号の幅に相当するデー
タが格納される。パルス出力回路は第２のカウン
タラツチ２−２の内容のデイクリメントで、ボロ
ーが出力された時に、出力端子１−６の出力状態
を変化させると同時に、出力端子１−６の出力状
態を変化させると同時に、第２の転送ゲート２−
４を開き、カウントレジスタ２−３の内容を第２
のカウンタクラツチに転送する。
ラツチ１−１、内部バス１−３、パルス出力回路
１−５、出力端子１−６、入力レジスタ１−７、
第１の転送ゲート１−８、入力端子１−９は第１
図のブロツク図で説明したものと同様である。増
減器２−０は制御回路２−１の制御で時分割で動
作し基準クロツクが入力した時に第１のカウンタ
ラツチ１−１の内容を１だけ増し、さらに第２の
カウンタラツチ２−２の内容を１だけ減少させ
る。カウンタレジスタ２−３には内部データバス
１−３を介して、パルス信号の幅に相当するデー
タが格納される。パルス出力回路は第２のカウン
タラツチ２−２の内容のデイクリメントで、ボロ
ーが出力された時に、出力端子１−６の出力状態
を変化させると同時に、出力端子１−６の出力状
態を変化させると同時に、第２の転送ゲート２−
４を開き、カウントレジスタ２−３の内容を第２
のカウンタクラツチに転送する。
つぎに第６図のタイミングチヤートを参照して
本発明に基づく基準クロツク計数回路の動作を説
明する。増減器２−０は制御回路２−１から出力
される制御信号により時分割で使用され、t6のタ
イミングで基準クロツクが入力した場合、制御信
号がハイレベルの期間で第１のカウンタラツチ１
−１の内容を１だけ増加させ、続くロウレベルの
期間で第２のカウンタラツチ２−２の内容を１だ
け減少させる。次のt7のタイミングで再び基準ク
ロツクが入力すると再び上述の動作を繰り返す。
本発明に基づく基準クロツク計数回路の動作を説
明する。増減器２−０は制御回路２−１から出力
される制御信号により時分割で使用され、t6のタ
イミングで基準クロツクが入力した場合、制御信
号がハイレベルの期間で第１のカウンタラツチ１
−１の内容を１だけ増加させ、続くロウレベルの
期間で第２のカウンタラツチ２−２の内容を１だ
け減少させる。次のt7のタイミングで再び基準ク
ロツクが入力すると再び上述の動作を繰り返す。
本発明に基づく基準クロツク計数回路を使つ
て、周期計測とパルス出力を同時に行う時の動作
を第７図のタイミングチヤートを参照して説明す
る。周期の測定の方法は第２図のタイミングチヤ
ートで説明した方法とまつたく同様であり、t1の
タイミングで入力レジスタ１−７に保持される第
１のカウンタラツチ１−１内に第１のカウント値
と、t2のタイミングで保持される第２のカウント
値の差を計算する事により得られる。パルス出力
では次の動作が行なわれる。カウントレジスタ２
−３には出力パルス周期T2の1/2に相当するデー
タが格納されている。増減器２−０は基準クロツ
クが入力する毎に第２のカウンタラツチ２−２の
内容を１づつ減少させる。減少の結果t6のタイミ
ングで第１のボローが出力されるとこのボロー信
号をパルス出力回路１−５に出力する。パルス出
力回路１−５はこのボロー信号に同期して出力端
子１−６の出力レベルを変化させると同時に、第
２の転送ゲート２−４を開きカウントレジスタ２
−３の内容が第２のカウンタラツチ２−２に転送
される。再び、第２のカウンタラツチは基準クロ
ツク毎に１つづ減少される。増減器２−０が次の
t7のタイミングで第２のボローを出力すると、再
び上記と同じ動作の繰り返し出力端子１−６から
はボロー信号毎にレベルが変化する矩形波が出力
される。
て、周期計測とパルス出力を同時に行う時の動作
を第７図のタイミングチヤートを参照して説明す
る。周期の測定の方法は第２図のタイミングチヤ
ートで説明した方法とまつたく同様であり、t1の
タイミングで入力レジスタ１−７に保持される第
１のカウンタラツチ１−１内に第１のカウント値
と、t2のタイミングで保持される第２のカウント
値の差を計算する事により得られる。パルス出力
では次の動作が行なわれる。カウントレジスタ２
−３には出力パルス周期T2の1/2に相当するデー
タが格納されている。増減器２−０は基準クロツ
クが入力する毎に第２のカウンタラツチ２−２の
内容を１づつ減少させる。減少の結果t6のタイミ
ングで第１のボローが出力されるとこのボロー信
号をパルス出力回路１−５に出力する。パルス出
力回路１−５はこのボロー信号に同期して出力端
子１−６の出力レベルを変化させると同時に、第
２の転送ゲート２−４を開きカウントレジスタ２
−３の内容が第２のカウンタラツチ２−２に転送
される。再び、第２のカウンタラツチは基準クロ
ツク毎に１つづ減少される。増減器２−０が次の
t7のタイミングで第２のボローを出力すると、再
び上記と同じ動作の繰り返し出力端子１−６から
はボロー信号毎にレベルが変化する矩形波が出力
される。
以上説明した様に本発明に基づく基準クロツク
計数回路は外部パルスに対する種々の計測と、制
御パルス信号の出力を同時しかも簡単に処理でき
る。特に、制御用パルス信号の出力においてはカ
ウントレジスタに設定するデータは、基準クロツ
クのダウンカウントを基本とする為、従来のよう
なアツプカウントに対する重みづけの必要がな
い。また出力レベルが変化する毎に設定個を更新
する必要もなく、ソフトウエアの手間の大幅な軽
減が可能である。また、ハードウエア量において
も、カウンタと比較レジスタの一致を検出する比
較器が不要となり、従来に比較して、ハードウエ
アも大幅に減少させる事が可能であり、複雑なパ
ルス信号処理機能を持つ１チツプマイクロコンピ
ユータに対しては実用効果が非常に大きい。
計数回路は外部パルスに対する種々の計測と、制
御パルス信号の出力を同時しかも簡単に処理でき
る。特に、制御用パルス信号の出力においてはカ
ウントレジスタに設定するデータは、基準クロツ
クのダウンカウントを基本とする為、従来のよう
なアツプカウントに対する重みづけの必要がな
い。また出力レベルが変化する毎に設定個を更新
する必要もなく、ソフトウエアの手間の大幅な軽
減が可能である。また、ハードウエア量において
も、カウンタと比較レジスタの一致を検出する比
較器が不要となり、従来に比較して、ハードウエ
アも大幅に減少させる事が可能であり、複雑なパ
ルス信号処理機能を持つ１チツプマイクロコンピ
ユータに対しては実用効果が非常に大きい。
第１図は従来の矩形波制御回路を示すブロツク
図、第２図、第３図、第４図は第１図の動作を示
すタイミング図、第５図は本発明の実施例を示す
ブロツク図、第６図、第７図は第５図の動作を示
すタイミング図である。 １−０……インクリメンタ、１−１……第１の
カウンタラツチ、１−２……比較レジスタ、１−
３……データバス、１−４……比較器、１−５…
…パルス出力回路、１−６……出力端子、１−７
……入力レジスタ、１−８……第１の転送ゲー
ト、１−９……入力端子、２−０……増減器、２
−１……制御回路、２−２……第２のカウンタラ
ツチ、２−３……カウントレジスタ、２−４……
第２の転送ゲート。
図、第２図、第３図、第４図は第１図の動作を示
すタイミング図、第５図は本発明の実施例を示す
ブロツク図、第６図、第７図は第５図の動作を示
すタイミング図である。 １−０……インクリメンタ、１−１……第１の
カウンタラツチ、１−２……比較レジスタ、１−
３……データバス、１−４……比較器、１−５…
…パルス出力回路、１−６……出力端子、１−７
……入力レジスタ、１−８……第１の転送ゲー
ト、１−９……入力端子、２−０……増減器、２
−１……制御回路、２−２……第２のカウンタラ
ツチ、２−３……カウントレジスタ、２−４……
第２の転送ゲート。
Claims (1)
- １ 第１の矩形波の周期計測と第２の矩形波の変
化タイミングとを制御する矩形波制御回路におい
て、第１および第２のカウンタラツチと、前記第
１および第２のカウンタラツチに共通に接続さ
れ、基準クロツクに基いて前記第１および第２の
カウンタラツチの内容を時分割に変化する単一の
増減器とを有し、前記第１の矩形波の変化点毎に
前記第１のカウンタラツチの内容を周期計測部に
読み出し、前記第２のカウンタラツチのオーバー
フローまたはアンダーフロー毎に前記第２の矩形
波を変化せしめるとともに前記第２のカウンタラ
ツチに所定の値を設定することを特徴とする矩形
波制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9972182A JPS58215567A (ja) | 1982-06-10 | 1982-06-10 | 矩形波制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9972182A JPS58215567A (ja) | 1982-06-10 | 1982-06-10 | 矩形波制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58215567A JPS58215567A (ja) | 1983-12-15 |
| JPS6345547B2 true JPS6345547B2 (ja) | 1988-09-09 |
Family
ID=14254933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9972182A Granted JPS58215567A (ja) | 1982-06-10 | 1982-06-10 | 矩形波制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215567A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4510274B2 (ja) * | 2000-11-30 | 2010-07-21 | パナソニック株式会社 | 周波数検出方法、周波数検出装置および記録媒体 |
-
1982
- 1982-06-10 JP JP9972182A patent/JPS58215567A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58215567A (ja) | 1983-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04344466A (ja) | エレベータの速度検出装置 | |
| EP0374797B1 (en) | Digital servo system for controlling rotational speed of rotary body | |
| JPS6345547B2 (ja) | ||
| US5357490A (en) | Measuring timer system | |
| JP2712045B2 (ja) | 回転速度計測装置 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JP2827446B2 (ja) | 電動機の速度検出方法 | |
| JPS63187913A (ja) | パルスデユ−テイ検出回路 | |
| JPH0329749Y2 (ja) | ||
| JP3049671B2 (ja) | 直流電動機の速度制御装置 | |
| US5511047A (en) | High resolution timer using low resolution counter | |
| KR100233990B1 (ko) | 전기 자동차 시스템 제어기를 위한 차륜 회전 속도측정방법 | |
| JPS6311662Y2 (ja) | ||
| SU1364993A1 (ru) | Устройство дл измерени и регулировани соотношени скоростей | |
| JPS6298265A (ja) | 速度検出装置 | |
| JPH0714901Y2 (ja) | エンジン回転信号処理装置 | |
| JP2000059206A (ja) | パルス入力回路におけるパルスカウント方式 | |
| JPH0527065B2 (ja) | ||
| JPH0120393B2 (ja) | ||
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| SU1709524A1 (ru) | Преобразователь сдвига фазы в код | |
| JPS62259101A (ja) | 速度演算方式 | |
| JPS63289457A (ja) | 車速検出装置 | |
| JPS5873872A (ja) | デイジタル速度検出方法 | |
| JPH07260845A (ja) | パルス周期計測回路 |