JPS6345635A - Ｒｏｍフアイルのアクセス方式 - Google Patents
Ｒｏｍフアイルのアクセス方式Info
- Publication number
- JPS6345635A JPS6345635A JP61188596A JP18859686A JPS6345635A JP S6345635 A JPS6345635 A JP S6345635A JP 61188596 A JP61188596 A JP 61188596A JP 18859686 A JP18859686 A JP 18859686A JP S6345635 A JPS6345635 A JP S6345635A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rom
- ram
- file
- correction information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 claims description 7
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 16
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、交換可能なＲＯＭデバイスを７アイルとし
て使用するコンピュータシステムにおけるＲＯＭファイ
ルのアクセス方式に関するものである。
て使用するコンピュータシステムにおけるＲＯＭファイ
ルのアクセス方式に関するものである。
従来、この種のＲＯＭファイルは読み出し手段のみを備
えたＲＯＭデバイスで構成されていた。
えたＲＯＭデバイスで構成されていた。
上述した従来のＲＯＭファイルは読み出し手段しか備え
ていないため、書き込みができない。このため、ファイ
ル内容を修正する場合にはＲＯＭファイルを作り直さな
ければならないという問題点がある。
ていないため、書き込みができない。このため、ファイ
ル内容を修正する場合にはＲＯＭファイルを作り直さな
ければならないという問題点がある。
この発明のＲＯＭファイルのアクセス手段は、バッファ
ＲＡＭに用意されたＲＯＭのデータとＲＯＭのデータと
を比較し、異なる部分のデータ、アドレスおよびｒＤを
修正情報としてＲＡＭに格納するようにしたものである
。
ＲＡＭに用意されたＲＯＭのデータとＲＯＭのデータと
を比較し、異なる部分のデータ、アドレスおよびｒＤを
修正情報としてＲＡＭに格納するようにしたものである
。
この発明は、ＲＯＭ７アイルをＲＡＭ ７アイルのよう
に？き込み可能なファイルとして扱うことができ、ＲＯ
Ｍファイルのデータを簡単に修正することができる。
に？き込み可能なファイルとして扱うことができ、ＲＯ
Ｍファイルのデータを簡単に修正することができる。
第１図はこの発明に係るＲＯＭ ７アイルのアクセス方
式の一実施例を実施するための回路ブロック図である。
式の一実施例を実施するための回路ブロック図である。
同図において、１はデータの読み出しおよび書き込みの
ために使用され、例えばアドレスＢ。−Ｂ９を備えたバ
ッファＲＡＭ、 ２は７アームウエアプログラムが格納
されたファームウェアＲＯＭ、３はこのファームウェア
ＲＯＭ２に格納されたファームウェアプログラムを読み
出して実行する中央処理ユニット、４は第２図に示すよ
うに、ＩＤ。
ために使用され、例えばアドレスＢ。−Ｂ９を備えたバ
ッファＲＡＭ、 ２は７アームウエアプログラムが格納
されたファームウェアＲＯＭ、３はこのファームウェア
ＲＯＭ２に格納されたファームウェアプログラムを読み
出して実行する中央処理ユニット、４は第２図に示すよ
うに、ＩＤ。
アドレスおよびデータからなる修正情報が格納されたＲ
ＡＭ、 ５はＲＡＭ ４に供給されるシステムの電源が
切れても、ＲＡＭ４の内容を保持するようにしたバッテ
リ、６はデータが書き込まれておシ、例えばアドレスＲ
，％Ｒ，を備えた交換可能なＲＯＭファイル、７は制御
情報やデータが流れるパスである。
ＡＭ、 ５はＲＡＭ ４に供給されるシステムの電源が
切れても、ＲＡＭ４の内容を保持するようにしたバッテ
リ、６はデータが書き込まれておシ、例えばアドレスＲ
，％Ｒ，を備えた交換可能なＲＯＭファイル、７は制御
情報やデータが流れるパスである。
なお、前記ＲＯＭファイル６のアドレスＲ９にはこのＲ
ＯＭファイルに個有のＩＤ、が格納されている。
ＯＭファイルに個有のＩＤ、が格納されている。
第２図に示すＲＡＭ４において、例えばアドレスＰＯ〜
Ｐ９を備え、各アドレスにはＩＤ 、アドレス。
Ｐ９を備え、各アドレスにはＩＤ 、アドレス。
データが組として格納されるが、ＸＤが空の状態ではア
ドレスおよびデータは無効である。また、第３図に示す
読み出し処理を示す流れ図において、ＲｉはＲＯＭファ
イル６の処理開始アドレス、Ｂｊは読み出したデータを
格納するバッファＲＡＭ １の処理開始アドレス、Ｃは
処理するデータ数、ｎは作業用の添字である。また、第
４図に示す書き込み処理を示す流れ図において、Ｂｊは
バッファＲＡＭ１に格納された修正データの開始アドレ
ス、Ｒ１はＲＯＭファイル６の処理開始アドレス、Ｃは
処理するデータの数、ｍは修正されたデータ数のカウン
タ、ＬはＲＡＭ４の空のＩＤ数のカウンタ、ｍおよびｎ
は作業用の添字である。
ドレスおよびデータは無効である。また、第３図に示す
読み出し処理を示す流れ図において、ＲｉはＲＯＭファ
イル６の処理開始アドレス、Ｂｊは読み出したデータを
格納するバッファＲＡＭ １の処理開始アドレス、Ｃは
処理するデータ数、ｎは作業用の添字である。また、第
４図に示す書き込み処理を示す流れ図において、Ｂｊは
バッファＲＡＭ１に格納された修正データの開始アドレ
ス、Ｒ１はＲＯＭファイル６の処理開始アドレス、Ｃは
処理するデータの数、ｍは修正されたデータ数のカウン
タ、ＬはＲＡＭ４の空のＩＤ数のカウンタ、ｍおよびｎ
は作業用の添字である。
次に、上記構成によるＲＯＭファイルのアクセス方式の
動作、すなわちＲＯＭファイル６からバッファＲＡＭ
１ヘデータを読み出す動作について説明する。まず、ス
テップＳ１で、ＲＯＭファイＪｖ６の読み出し開始アド
レスＲ１からデータ数Ｃだけ、誤ったデータを含めて、
バッファＲＡＭ １の処理開始アドレスＢｊヘデータを
転送する。そして、ステップＳ２で、ＲＡＭ４の修正情
報を参照するための添字ｎを初期化する。この添字ｎは
ステップＳ６で更新され、ステップＳ７でＲＡＭ ４の
修正情報をすべて参照したか判断し、すべて参照するま
でステップＳ３からＳ６を繰シ返えす。次に、ステップ
Ｓ３で、ステップＳ１で転送されたデータはＲＡＭ４の
ＩＤｐｎとＲＯＭファイル６のＲｓ Ｋ格納されたＩＤ
８との一致をとる。そして、ステップＳ４で嵐アドレス
Ｐａに格納されているＲＯＭファイル６内のアドレスが
処理開始アドレスＲ１以上かつＲ１＋Ｃで算出される処
理終了アドレスよシ小さいときに、ステップＳ５を実行
する。このステップＳ５で、データＰｎをバッファＲＡ
Ｍ１のアドレスＢｊ＋（アドレスＰｎ）−１に転送し、
読み出し処理を終了することができる。
動作、すなわちＲＯＭファイル６からバッファＲＡＭ
１ヘデータを読み出す動作について説明する。まず、ス
テップＳ１で、ＲＯＭファイＪｖ６の読み出し開始アド
レスＲ１からデータ数Ｃだけ、誤ったデータを含めて、
バッファＲＡＭ １の処理開始アドレスＢｊヘデータを
転送する。そして、ステップＳ２で、ＲＡＭ４の修正情
報を参照するための添字ｎを初期化する。この添字ｎは
ステップＳ６で更新され、ステップＳ７でＲＡＭ ４の
修正情報をすべて参照したか判断し、すべて参照するま
でステップＳ３からＳ６を繰シ返えす。次に、ステップ
Ｓ３で、ステップＳ１で転送されたデータはＲＡＭ４の
ＩＤｐｎとＲＯＭファイル６のＲｓ Ｋ格納されたＩＤ
８との一致をとる。そして、ステップＳ４で嵐アドレス
Ｐａに格納されているＲＯＭファイル６内のアドレスが
処理開始アドレスＲ１以上かつＲ１＋Ｃで算出される処
理終了アドレスよシ小さいときに、ステップＳ５を実行
する。このステップＳ５で、データＰｎをバッファＲＡ
Ｍ１のアドレスＢｊ＋（アドレスＰｎ）−１に転送し、
読み出し処理を終了することができる。
次に、バッファＲＡＭ １の修正されたデータをＲＡＭ
４に書き込み、ＲＯＭファイル６をＲＡＭファイルのよ
うに書き込み可能なファイルとして扱うことができる動
作について第４図を参照して説明する。
４に書き込み、ＲＯＭファイル６をＲＡＭファイルのよ
うに書き込み可能なファイルとして扱うことができる動
作について第４図を参照して説明する。
まず、ステップＳ８からステップＳ２１で、修正情報を
ＲＡＭ ４に格納するのに先だって、修正情報が格納可
能かどうかを調べる。す々わち、ステップＳ８で、修正
されたデータのカウンタにと作業用の添字ｎを初期化す
る。そして、ステップ８１１およびステップＳＨで、デ
ータの数Ｃだけ、バッファＲＡＭ１のデータとＲＯＭ
７アイル６のデータを比較するステップＳ９とデータが
異なるときカウンタＫを加算するステップ８１０を繰シ
返す。このように、ステップ８８〜ステツプ８１２の処
理で、カウンタＫには修正したデータ数がセットされる
。
ＲＡＭ ４に格納するのに先だって、修正情報が格納可
能かどうかを調べる。す々わち、ステップＳ８で、修正
されたデータのカウンタにと作業用の添字ｎを初期化す
る。そして、ステップ８１１およびステップＳＨで、デ
ータの数Ｃだけ、バッファＲＡＭ１のデータとＲＯＭ
７アイル６のデータを比較するステップＳ９とデータが
異なるときカウンタＫを加算するステップ８１０を繰シ
返す。このように、ステップ８８〜ステツプ８１２の処
理で、カウンタＫには修正したデータ数がセットされる
。
そして、ステップＳＩ３で、ＲＡＭ４のＩＤが空の修正
情報のカウンタＬと作業用の添字ｎを初期化する。そし
て、ステップ８１９およびステップＳ２０で、ステップ
３１４〜ステツプ８１８の全ての修正情報を参照するま
で繰り返す。すなわち、ステップＳＩ４で、ＩＤｐｎが
空のときと、ステップ８１５で、ＩＤｐｎとＲＯＭファ
イル６のＩＤｅ （Ｒｅ）が一致し、かつステップ８１
１１で、アドレスＰｎが書き込もうとするデータの範囲
にあるとき、ステップＳＩ７でＩＤｐｎを空の状態に変
更し、ステップ８１１１で空き修正情報のカウンタＬを
加算する。このように、ステップ８１３〜ステツプＳＨ
Ｉで修正情報の格納可能数りがセットされる。そして、
ステップＳ２１で、先に求めた修正したデータ数にと格
納可能数りを比較し、格能可能なとき、次の処理へ行き
、不可能ならばエラーとする。そして、ステップ８２２
〜ステツプ３２ｇでＲＡＭ４への修正情報の格納処理を
する。
情報のカウンタＬと作業用の添字ｎを初期化する。そし
て、ステップ８１９およびステップＳ２０で、ステップ
３１４〜ステツプ８１８の全ての修正情報を参照するま
で繰り返す。すなわち、ステップＳＩ４で、ＩＤｐｎが
空のときと、ステップ８１５で、ＩＤｐｎとＲＯＭファ
イル６のＩＤｅ （Ｒｅ）が一致し、かつステップ８１
１１で、アドレスＰｎが書き込もうとするデータの範囲
にあるとき、ステップＳＩ７でＩＤｐｎを空の状態に変
更し、ステップ８１１１で空き修正情報のカウンタＬを
加算する。このように、ステップ８１３〜ステツプＳＨ
Ｉで修正情報の格納可能数りがセットされる。そして、
ステップＳ２１で、先に求めた修正したデータ数にと格
納可能数りを比較し、格能可能なとき、次の処理へ行き
、不可能ならばエラーとする。そして、ステップ８２２
〜ステツプ３２ｇでＲＡＭ４への修正情報の格納処理を
する。
すなわち、ステップ８２２で作業用の添字ｎおよびｍを
初期化し、ステップ８２７およびステップ８２８で、書
き込むデータの数だけステップ８２３〜ステツプＳＺ６
を繰り返す。すなわち、ステップＳ２３で、バッファＲ
ＡＭ １のデータとＲＯＭバッファ６のデータが異なる
とき、ステップ８２４およびステップＳ２５でＲＡＭ
４の空の修正情報を探し、ステップＳ２８で、ＩＤ８と
ＲＯＭファイル６のデータのアドレスとバッファＲＡＭ
１のデータをＲＡＭ ４に格納し、ＲＡＭ４への修正
情報を格納することができる。
初期化し、ステップ８２７およびステップ８２８で、書
き込むデータの数だけステップ８２３〜ステツプＳＺ６
を繰り返す。すなわち、ステップＳ２３で、バッファＲ
ＡＭ １のデータとＲＯＭバッファ６のデータが異なる
とき、ステップ８２４およびステップＳ２５でＲＡＭ
４の空の修正情報を探し、ステップＳ２８で、ＩＤ８と
ＲＯＭファイル６のデータのアドレスとバッファＲＡＭ
１のデータをＲＡＭ ４に格納し、ＲＡＭ４への修正
情報を格納することができる。
以上詳細に説明したように、この発明に係るＲＯＭファ
イルのアクセス方式によればバッファＲＡＭに用意され
たＲＯＭファイルのデータとＲＯＭファイルのデータと
を比較し、異なる部分のデータ、アドレスおよびＩＤを
修正情報としてＲＡＭに格納することによ、り、ＲＯＭ
ファイルをＲＡＭファイルのように書き込み可能なファ
イルとして扱うことができるので、ＲＯＭファイルのデ
ータを簡単に修正できる効果がある。
イルのアクセス方式によればバッファＲＡＭに用意され
たＲＯＭファイルのデータとＲＯＭファイルのデータと
を比較し、異なる部分のデータ、アドレスおよびＩＤを
修正情報としてＲＡＭに格納することによ、り、ＲＯＭ
ファイルをＲＡＭファイルのように書き込み可能なファ
イルとして扱うことができるので、ＲＯＭファイルのデ
ータを簡単に修正できる効果がある。
第１図はこの発明に係るＲＯＭファイルのアクセス方式
の一実施例を示すブロック図、第２図は第１図のＲＡＭ
における修正情報の構成を示す図、第３図は第１図の読
み出し処理を示す流れ図、第４図は第１図の書き込み処
理を示す流れ図である。 １・拳・・バッファＲＡＭ、 ２・・・φツアームラエ
フ１０Ｍ、 ３ ”・・・中央処理ユニット、４・・・
・ＲＡＭ、 ５・・・舎バッテリ、６・φ・−ＲＯＭ
ファイル、Ｔ・・φψババス 第１図 第２図 第３図
の一実施例を示すブロック図、第２図は第１図のＲＡＭ
における修正情報の構成を示す図、第３図は第１図の読
み出し処理を示す流れ図、第４図は第１図の書き込み処
理を示す流れ図である。 １・拳・・バッファＲＡＭ、 ２・・・φツアームラエ
フ１０Ｍ、 ３ ”・・・中央処理ユニット、４・・・
・ＲＡＭ、 ５・・・舎バッテリ、６・φ・−ＲＯＭ
ファイル、Ｔ・・φψババス 第１図 第２図 第３図
Claims (1)
- 交換可能なＲＯＭをファイルとして使用するコンピュ
ータシステムにおいて、複数の内容の異なるＲＯＭを識
別するためのＩＤを持つＲＯＭと、このＲＯＭのＩＤ、
アドレスおよびデータを含むＲＯＭの修正情報を格納す
るＲＡＭと、前記ＲＯＭのデータの読み出し、書き込み
に使用するバッファＲＡＭと、前記ＲＯＭのデータを前
記ＲＡＭの修正情報に従つて修正したデータをバッファ
ＲＡＭに読み出す手段と、バッファＲＡＭに用意された
ＲＯＭのデータと前記ＲＯＭのデータを比較し異なる部
分のデータ、アドレスおよびＩＤを修正情報としてＲＡ
Ｍに格納する手段とを備えたことを特徴とするＲＯＭフ
ァイルのアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188596A JPS6345635A (ja) | 1986-08-13 | 1986-08-13 | Ｒｏｍフアイルのアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188596A JPS6345635A (ja) | 1986-08-13 | 1986-08-13 | Ｒｏｍフアイルのアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6345635A true JPS6345635A (ja) | 1988-02-26 |
Family
ID=16226424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188596A Pending JPS6345635A (ja) | 1986-08-13 | 1986-08-13 | Ｒｏｍフアイルのアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6345635A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283626A (ja) * | 1988-09-20 | 1990-03-23 | Canon Inc | 電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134353A (ja) * | 1982-02-05 | 1983-08-10 | Nec Corp | バツテリバツクアツプメモリ付マイクロプロセツサ装置 |
-
1986
- 1986-08-13 JP JP61188596A patent/JPS6345635A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134353A (ja) * | 1982-02-05 | 1983-08-10 | Nec Corp | バツテリバツクアツプメモリ付マイクロプロセツサ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283626A (ja) * | 1988-09-20 | 1990-03-23 | Canon Inc | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6345635A (ja) | Ｒｏｍフアイルのアクセス方式 | |
| JPH01286029A (ja) | マイクロプログラムのパッチ方式 | |
| JP2010020494A (ja) | 保護制御装置 | |
| JPS59163663A (ja) | 簡易フアイル破壊検知方式 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| JP2557102B2 (ja) | 大容量ｒａｍ及びその周辺回路のチェック方法 | |
| JPS59154698A (ja) | 制御記憶の保護方式 | |
| JP3021697B2 (ja) | プログラミング言語における例外処理方法 | |
| JP3553093B2 (ja) | データファイルシステム | |
| JPS626348A (ja) | フアイル共用方式 | |
| JPH04195559A (ja) | サブファイル管理方式 | |
| JPH0498322A (ja) | コンパイラの作成方法 | |
| JPS63213028A (ja) | プログラマブルコントロ−ラ | |
| JPH044430A (ja) | イニシヤルプログラムロード方式 | |
| JPS63284931A (ja) | 情報処理装置 | |
| JPH0827737B2 (ja) | 定義情報変更処理方法 | |
| JPH0417538B2 (ja) | ||
| JPS61272834A (ja) | バツクアツププログラムの探索実行方式 | |
| JPH03282822A (ja) | 実行形式プログラム作成方式 | |
| JPH08101843A (ja) | 情報検索装置 | |
| JPH04170643A (ja) | 最適セグメンテーション決定システム | |
| JPH0368029A (ja) | メッセージ本文の出力方式 | |
| JPS62245346A (ja) | デ−タ／デ−タ間リンク分離形のデ−タ格納方式 | |
| JPS63103330A (ja) | アドレススタツク使用ミス検出方式 | |
| JPS63232545A (ja) | 回線アダプタ |