JPH0417538B2 - - Google Patents
Info
- Publication number
- JPH0417538B2 JPH0417538B2 JP60041652A JP4165285A JPH0417538B2 JP H0417538 B2 JPH0417538 B2 JP H0417538B2 JP 60041652 A JP60041652 A JP 60041652A JP 4165285 A JP4165285 A JP 4165285A JP H0417538 B2 JPH0417538 B2 JP H0417538B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- line connection
- address
- connection unit
- line control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔概要〕
本発明は、通信制御装置において、回線制御の
数より多い回線制御プログラムを用意しておき、
回線制御部より、この回線制御プログラムに割込
みを発生する際、各端末制御に対応した割込ベク
タ値を任意に発生可能なようにし、これにより通
信制御装置の自由度を向上させるようしたもので
ある。
数より多い回線制御プログラムを用意しておき、
回線制御部より、この回線制御プログラムに割込
みを発生する際、各端末制御に対応した割込ベク
タ値を任意に発生可能なようにし、これにより通
信制御装置の自由度を向上させるようしたもので
ある。
本発明は通信制御装置における回線制御方式に
関し、特に、多回線を制御するために複数の回線
制御部をそなえた通信制御装置における回線制御
方式に関する。
関し、特に、多回線を制御するために複数の回線
制御部をそなえた通信制御装置における回線制御
方式に関する。
一般に、通信制御装置では種々の端末装置を接
続し多回線を制御するためその伝送制御手順、端
末属性等に応じて多種の端末制御プログラムが必
要となる。このため、従来方式では、回線より割
込みが発生した場合、その回線番号により修飾さ
れるベクタアドレスに分岐し、該アドレスから割
込みの発生した回線について処理すべきパラメー
タを読取り、以降そのパラメータに従つてプログ
ラム処理を行う方式がとられていた。
続し多回線を制御するためその伝送制御手順、端
末属性等に応じて多種の端末制御プログラムが必
要となる。このため、従来方式では、回線より割
込みが発生した場合、その回線番号により修飾さ
れるベクタアドレスに分岐し、該アドレスから割
込みの発生した回線について処理すべきパラメー
タを読取り、以降そのパラメータに従つてプログ
ラム処理を行う方式がとられていた。
しかしながら上記方式では設置するシステム毎
に上記パラメータを作成する必要があり効率が悪
いと同時に、誤りの原因ともなりかつ回線の増設
あるいは端末の変更時その度に上記パラメータの
追加・変更が必要となるという問題があつた。
に上記パラメータを作成する必要があり効率が悪
いと同時に、誤りの原因ともなりかつ回線の増設
あるいは端末の変更時その度に上記パラメータの
追加・変更が必要となるという問題があつた。
上記の点を解決するために本発明は、プロセツ
サ部１、記憶部２及び複数の回線接続部３を含ん
で構成され、記憶部２に格納された回線制御プロ
グラムPR１〜PR１６の制御にもとづいて動作す
る通信制御装置であつて、回線接続部３より回線
制御プログラムPR１〜PR１６に対し割り込みを
発生する際に、当該回線接続部３に対応する回線
制御プログラムPR１〜PR１６に分岐するよう構
成された通信制御装置において、 各回線接続部３毎に設けられ、回線接続部３の
数を上回る数の割り込みベクタ値を指定でき、前
記割り込みベクタ値を記憶している割り込みベク
タ値記憶手段Ｒ０と、 前記ベクタ値毎にプログラム格納アドレスが設
定されたベクタアドレス格納手段IA１〜IA１６
と、 前記ベクタアドレス格納手段IA１〜IA１６で
示されるアドレスに格納された回線接続部３の数
より多く用意されている回線制御プログラムPR
１〜PR１６とを有し、 前記割り込みベクタ値記憶手段Ｒ０の指定値を
書き換えて任意に割り込みベクタ値を発生するこ
とにより、前記ベクタ値で指定されたアドレスで
前記ベクタアドレス格納手段IA１〜IA１６のプ
ログラム格納アドレスを指定して、前記指定され
たアドレスに格納された回線制御プログラムPR
１〜PR１６で回線制御部３が動作し、回線接続
部３と前記回線制御プログラムPR１〜PR１６と
の対応を任意に且つ、前記回線接続部より多い数
の回線制御プログラムを回線接続部に設定可能と
するよう構成したことを特徴とする。
サ部１、記憶部２及び複数の回線接続部３を含ん
で構成され、記憶部２に格納された回線制御プロ
グラムPR１〜PR１６の制御にもとづいて動作す
る通信制御装置であつて、回線接続部３より回線
制御プログラムPR１〜PR１６に対し割り込みを
発生する際に、当該回線接続部３に対応する回線
制御プログラムPR１〜PR１６に分岐するよう構
成された通信制御装置において、 各回線接続部３毎に設けられ、回線接続部３の
数を上回る数の割り込みベクタ値を指定でき、前
記割り込みベクタ値を記憶している割り込みベク
タ値記憶手段Ｒ０と、 前記ベクタ値毎にプログラム格納アドレスが設
定されたベクタアドレス格納手段IA１〜IA１６
と、 前記ベクタアドレス格納手段IA１〜IA１６で
示されるアドレスに格納された回線接続部３の数
より多く用意されている回線制御プログラムPR
１〜PR１６とを有し、 前記割り込みベクタ値記憶手段Ｒ０の指定値を
書き換えて任意に割り込みベクタ値を発生するこ
とにより、前記ベクタ値で指定されたアドレスで
前記ベクタアドレス格納手段IA１〜IA１６のプ
ログラム格納アドレスを指定して、前記指定され
たアドレスに格納された回線制御プログラムPR
１〜PR１６で回線制御部３が動作し、回線接続
部３と前記回線制御プログラムPR１〜PR１６と
の対応を任意に且つ、前記回線接続部より多い数
の回線制御プログラムを回線接続部に設定可能と
するよう構成したことを特徴とする。
本発明は、割込ベクタアドレス数及びそのパラ
メータエリアを仮想的に拡張し、かつ回線毎に割
込ベクタアドレスを任意に設定可能とするように
したものであり、それにより構成の自由度を向上
させることが可能となる。
メータエリアを仮想的に拡張し、かつ回線毎に割
込ベクタアドレスを任意に設定可能とするように
したものであり、それにより構成の自由度を向上
させることが可能となる。
第１図は、本発明による１実施例の通信制御装
置のブロツク図であり、図中、１はプロセツサ部
（CC）、２は回線制御プログラムの格納バツフア
に使用する記憶部（MS）、３は回線接続部
（LAD−１〜４）、４は割込み時の割込みベクタ
値を保持するレジスタRO、５はバス（BS）であ
る。
置のブロツク図であり、図中、１はプロセツサ部
（CC）、２は回線制御プログラムの格納バツフア
に使用する記憶部（MS）、３は回線接続部
（LAD−１〜４）、４は割込み時の割込みベクタ
値を保持するレジスタRO、５はバス（BS）であ
る。
プロセツサ部１と回線接続部３はバス５により
接続され、バス５を介して入出力命令の実行、割
込みの制御が行なわれる。レジスタROに関して
は、プログラムが入出力命令により、その値を設
定可能である。
接続され、バス５を介して入出力命令の実行、割
込みの制御が行なわれる。レジスタROに関して
は、プログラムが入出力命令により、その値を設
定可能である。
第２図は、レジスタROのフオーマツトを示
し、ビツトb0およびb1は回線接続部３の論理番号
に相当し、CNSTは常数である。従来方式では、
b2〜bnが常数CNSTであり、物理的な回線接続
部番号（この場合、最大４）のみでレジスタRO
が修飾されていたため、割込みベクタ値およびそ
れより読出されるパラメータ数も物理的な回線接
続部の数により限定されていた。
し、ビツトb0およびb1は回線接続部３の論理番号
に相当し、CNSTは常数である。従来方式では、
b2〜bnが常数CNSTであり、物理的な回線接続
部番号（この場合、最大４）のみでレジスタRO
が修飾されていたため、割込みベクタ値およびそ
れより読出されるパラメータ数も物理的な回線接
続部の数により限定されていた。
これに対し、本実施例では、b2およびb3のＭ部
を修飾領域として追加することにより、仮想的に
回線接続部３を最大16個接続可能とする。
を修飾領域として追加することにより、仮想的に
回線接続部３を最大16個接続可能とする。
この結果、第３図に示すプログラム処理を行な
うことができる。第３図において、IA１〜１６
は、各回線接続部３のレジスタＲ０により定めら
れる割込みベクタアドレスを示し、記憶部２内の
一部の領域に格納される。IA１〜１６内のデー
タは、各々、該当するパラメータを格納した記憶
部２内のエリアPR１〜PR１６を示すアドレスが
格納されており、プログラムはIA１〜１６内の
アドレス情報を読取り、これによりさらにPR１
〜１６を読取り、それぞれの処理すべき伝送制御
手順、端末属性を認識し処理を行なう。
うことができる。第３図において、IA１〜１６
は、各回線接続部３のレジスタＲ０により定めら
れる割込みベクタアドレスを示し、記憶部２内の
一部の領域に格納される。IA１〜１６内のデー
タは、各々、該当するパラメータを格納した記憶
部２内のエリアPR１〜PR１６を示すアドレスが
格納されており、プログラムはIA１〜１６内の
アドレス情報を読取り、これによりさらにPR１
〜１６を読取り、それぞれの処理すべき伝送制御
手順、端末属性を認識し処理を行なう。
すなわち、各回線接続部３内のレジスタROの
b0〜b3に任意の値を設定することにより、PR１
〜PR１６のいずれのパラメータでも選択ができ
るため、あらかじめ標準的に使用される16個のパ
ラメータをプログラム内に組込んでおくことによ
り、各システムで使用するパラメータを任意に選
択・追加・変更することが可能となり、構成の自
由度が向上する。第３図は、回線接続部LAD−
１がPR１、回線接続部LAD−２，３がPR４、
回線接続部LAD−４がPR１６をそれぞれ選択し
たときの例を示している。
b0〜b3に任意の値を設定することにより、PR１
〜PR１６のいずれのパラメータでも選択ができ
るため、あらかじめ標準的に使用される16個のパ
ラメータをプログラム内に組込んでおくことによ
り、各システムで使用するパラメータを任意に選
択・追加・変更することが可能となり、構成の自
由度が向上する。第３図は、回線接続部LAD−
１がPR１、回線接続部LAD−２，３がPR４、
回線接続部LAD−４がPR１６をそれぞれ選択し
たときの例を示している。
本発明によれば、回線接続構成の自由度が向上
し、システム変更等に柔軟に対処することが可能
となる。
し、システム変更等に柔軟に対処することが可能
となる。
第１図は本発明の１実施例の通信制御装置のブ
ロツク図、第２図は割込ベクタ値を保持するレジ
スタの構成を示す図、第３図はプログラム処理を
示す図である。 図中、１はプロセツサ部、２は記憶部、３は回
線接続部、４はレジスタである。
ロツク図、第２図は割込ベクタ値を保持するレジ
スタの構成を示す図、第３図はプログラム処理を
示す図である。 図中、１はプロセツサ部、２は記憶部、３は回
線接続部、４はレジスタである。
Claims (1)
- 【特許請求の範囲】 １ プロセツサ部１、記憶部２及び複数の回線接
続部３を含んで構成され、記憶部２に格納された
回線制御プログラムPR１〜PR１６の制御にもと
づいて動作する通信制御装置であつて、回線接続
部３より回線制御プログラムPR１〜PR１６に対
し割り込みを発生する際に、当該回線接続部３に
対応する回線制御プログラムPR１〜PR１６に分
岐するよう構成された通信制御装置において、 各回線接続部３毎に設けられ、回線接続部３の
数を上回る数の割り込みベクタ値を指定でき、前
記割り込みベクタ値を記憶している割り込みベク
タ値記憶手段Ｒ０と、 前記ベクタ値毎にプログラム格納アドレスが設
定されたベクタアドレス格納手段IA１〜IA１６
と、 前記ベクタアドレス格納手段IA１〜IA１６で
示されるアドレスに格納された回線接続部３の数
より多く用意されている回線制御プログラムPR
１〜PR１６とを有し、 前記割り込みベクタ値記憶手段Ｒ０の指定値を
書き換えて任意に割り込みベクタ値を発生するこ
とにより、前記ベクタ値で指定されたアドレスで
前記ベクタアドレス格納手段IA１〜IA１６のプ
ログラム格納アドレスを指定して、前記指定され
たアドレスに格納された回線制御プログラムPR
１〜PR１６で回線制御部３が動作し、回線接続
部３と前記回線制御プログラムPR１〜PR１６と
の対応を任意に且つ、前記回線接続部より多い数
の回線制御プログラムを回線接続部に設定可能と
するよう構成したことを特徴とする回線制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041652A JPS61221854A (ja) | 1985-03-01 | 1985-03-01 | 回線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041652A JPS61221854A (ja) | 1985-03-01 | 1985-03-01 | 回線制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61221854A JPS61221854A (ja) | 1986-10-02 |
| JPH0417538B2 true JPH0417538B2 (ja) | 1992-03-26 |
Family
ID=12614292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60041652A Granted JPS61221854A (ja) | 1985-03-01 | 1985-03-01 | 回線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221854A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242498B2 (ja) * | 1972-08-19 | 1977-10-25 | ||
| JPS5541546A (en) * | 1978-09-20 | 1980-03-24 | Hitachi Ltd | Peripheral device coupling unit |
-
1985
- 1985-03-01 JP JP60041652A patent/JPS61221854A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61221854A (ja) | 1986-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH0417538B2 (ja) | ||
| EP0230536A1 (en) | I/O processor for programmable sequence controller | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JPS61282932A (ja) | アドレスカウンタ制御方式 | |
| JPS604499B2 (ja) | デ−タ処理装置におけるアドレス指定装置 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPS61201336A (ja) | マイクロプログラムロ−ド方式 | |
| JPS61253503A (ja) | シ−ケンス制御装置 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPH01111250A (ja) | データ処理システム | |
| JPH0424852A (ja) | マルチポートアクセス方式 | |
| JPS6318593A (ja) | Ｅａｒｏｍへのデ−タ書込方式 | |
| JPS62271139A (ja) | 端末装置 | |
| JPS63229530A (ja) | 割込み制御方式 | |
| JPS6219935A (ja) | マイクロプログラム変更方式 | |
| JPS58125109A (ja) | プログラマブルコントロ−ラ | |
| JPS62154050A (ja) | 制御機器デ−タ処理方式 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS63195749A (ja) | リ−ドオンリ−メモリの選択信号制御方式 | |
| JPS6118058A (ja) | デ−タ転送方式 | |
| JPS63196903A (ja) | プログラマブルコントロ−ラ | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 |