JPS6345652A - 情報処理装置の無効化処理方式 - Google Patents

情報処理装置の無効化処理方式

Info

Publication number
JPS6345652A
JPS6345652A JP61188624A JP18862486A JPS6345652A JP S6345652 A JPS6345652 A JP S6345652A JP 61188624 A JP61188624 A JP 61188624A JP 18862486 A JP18862486 A JP 18862486A JP S6345652 A JPS6345652 A JP S6345652A
Authority
JP
Japan
Prior art keywords
invalidation
information
processing
request
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61188624A
Other languages
English (en)
Inventor
Yasuaki Kamiya
神谷 靖彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61188624A priority Critical patent/JPS6345652A/ja
Publication of JPS6345652A publication Critical patent/JPS6345652A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の無効化処理方式、特に緩衝記憶
手段に記憶さ八ている有効データの無効化処理方式に関
するものである。
〔従来の技術〕
従来、ベクトル処理装置とスカラ処理装置を有する情報
処理装置において、緩衝記憶手段の無効化処理は、ベク
トル処理装置からのストア要求によって主記憶装置上の
データが書き換えられることにより、そのデータの写し
をブロック単位で持ってhる緩衝記憶手段のデータの内
容が無効となってしまう為、後続のスカラロード要求に
対して緩衝記憶手段としてのデータの保障を行なう為に
なされる 例えば、ベクトル処理装置からのベクトルストア要求に
応答して、ベクトルストア開始アrレス(B)、ベクト
ルストア要素間距離(D)及びベクトルストア要素数(
L)を無効化情報として保持し。
B、D、Lからベクトルストア領域(B〜B+LD)を
作成保持し、且つ無効化アドレス作成回路で、無効化ア
Pレス(B 、 B+D 、 B+2D・・・B+LD
)を作成し、そnぞれ無効化処理を実行し、その処理が
終了するまでの間、続続のスカラロードに対するデータ
を保障する為に、前記ベクトルストア領域内へのアクセ
スの場合、その要求を主記憶装置への要求としてl処理
し、この時、無効化処理中に後バ続のベクトルストア要
求が来ると、後続のベクトルストア要求に対する無効化
処理かできない為に。
それを保持し、最初のベクトルストア要求に伴なう緩衝
記憶手段の無効化処理か終了した後に改めて後続の無効
化処理を実行する様な制御を行なっていた。
〔発明が解決しようとする問題点〕
上述した従来の無効化処理方式では、最初のベクトルス
トア要求に伴なう緩衝記憶手段の無効化処理が終了する
まで1次のベクトルストア要求に伴なう緩衝記憶手段の
無効化処理が行なえない様になっているので、全く同様
の無効化処理であっても、2度行なう必要があり、すで
に無効化さnている同一のブロックに対して、再度無効
化処理を行なう様になってしまい、無効化処理に時間が
かかシ後続の要求の処理時間が長くなるという欠点があ
る。
〔問題点を解決するための手段〕
本発明の情報処理装置の無効化処理方式はスカラ要求を
処理するスカラ処理手段と、ベクトル要求を処理するベ
クトル処理手段と、前記スカラ処理手段及びベクトル処
理手段に対して、スカラ要求及びベクトル要求を発行す
゛る要求発行手段と。
前記スカラ処理手段及び前記ベクトル処理手段との間で
データの授受を行なう主記憶手段と、該主記憶手段と前
記スカラ処理手段との間にあり、前記主記憶手段にある
データの一部の写しをブロック単位で記憶し、該ブロッ
クのブロックアドレスと有効を表示する有効ピットを持
つ緩衝記憶手段と、前記要求発行手段からのベクトルス
トア要求に応答して前記ベクトルストア要求と共に送ら
れて来るベクトルストアアドレス情報に基づき前記緩衝
記憶手段に記憶されている有効ビットを無効にする無効
化処理の為の無効化アドレスを作成し無効化処理を行な
う無効化処理手段と、前記要求発行手段から順次発行さ
れるベクトルストア要求に対応して前記無効化処理手段
の制御に必要な無効化アドレス情報を無効化要求情報と
共に複数組保持する無効化情報保持手段と、前記無効化
情報保持手段に記憶され保持されている複数組の無効化
情報の各々の間で無効化情報の比較を行ない一致を検出
した場合に前記無効化情報保持手段にある後続要求で一
致した無効化要求情報をリセットし要求数を縮退させる
無効化情報縮退手段を含んで構成される。
〔実施例〕
次に2本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成図である。第1図を用
いて、その動作の概略を説明する。
まず2通常の緩衝記憶手段5の無効化処理について説明
する。緩衝記憶手段5に主記憶手段4にあるデータの一
部の写しが存在する状態で、ベクトル処理手段2から主
記憶手段4上へのストア要求があると、ベクトル要求情
報線11を介して。
制御回路8ヘスドア要求が出され、主記憶制御情報線2
1を介して、その命令が実行される。これによって、主
記憶手段4のデータが書き換えられたことになり、緩衝
記憶手段5のデータの内容を保障する必要が出てくる。
その為、ベクトル処理手段2から、ベクトルストア情報
線12を介して、ベクトルストア開始アドレス(B)、
ベクトルストア要素間距離(D)及びベクトルストア要
素数(L)を無効化情報保持手段6に保持するとともに
、無効化処理情報線18を介して、無効化処理手段7に
その情報を送ることによって、それらの情報から無効化
アrレス(B 、 B+D 、 B+2D・・・B+L
D )を作成し、無効化処理線20を介して、緩衝記憶
手段5の無効化処理を行なう。
これによって、緩衝記憶手段5に記憶されているデータ
の保障はできるが、この無効化処理が終るまでの間の後
続要求に対するデータの保障ができていない。そこで、
無効化情報保持手段6に保持していたベクトルストア情
報(B、D、L)を、制御情報線15を介して、制御手
段8へ送ることによってベクトルストア領域を作り、無
効化処理が終了するまでそれを保持することによって、
スカラ処理手段1からスカラ要求情報線10を介して送
られて来る緩衝記憶手段5をアクセスするスカラロード
要求を、ベクトルストア領域内であった時に主記憶手段
4に対する要求となる様に制御し。
主記憶制御情報線21を介して主記憶手段4に要求を出
し、データ線13を介して、主記憶手段4からスカラ処
理手段1にデータを返すよう制御することでデータの保
障を行なう。
これが基本動作であるが2本発明はベクトルストア要求
に伴なう無効化処理中に送られて来る後続のベクトルス
トア要求による無効化処理の制御方式に特徴があるので
、これを第2図を用いて。
説明する。説明を簡単にする為に無効化情報保持手段6
には2つまでのベクトルストア情報が保持できる場合を
例とすることにする。
まず、最初のベクトルストア要求に伴なう情報がBレジ
スタ6−a、Dレジスタ6−c、Lレジスタ6−eに保
持され、且つ、その情報有効ビット6−hが有効(=1
)を表示している時に、後続要求としてベクトルストア
要求が来ると、ベクトルストア情報線12を介して B
/レソスタ6−b。
Dルジスタ6− d 、 L’レジスタ6−fにそれぞ
れ情報がセットされ、情報有効ピッ)6−gが1にセッ
トされる。情報有効ビット6−h、6−gは無効化処理
が終了した場合にリセットされるものとする。
この時に、後続のベクトルストア要求に伴なう無効化ア
ドレスが最初のベクトルストア要求に伴なう無効化アP
レスと同じであれば、後続のベクトルストア要求に伴な
う無効化処理は実行する必要がないはずである。無効化
アドレスが同じということは、言い変えれば、ベクトル
ストア開始アドレス、ベクトルストア要素間距離及びベ
クトルストア要素数がそれぞれ等しいということである
(B=B’ 、  D=D’ 、  L=L’)そこで
、無効化情報縮退手段9を設け、無効化情報保持手段6
のレジスタ6a〜6fと有効ピッ)6h、6gの無効化
情報を無効化情報線16−a〜16−hを介して受は取
り、比較回路9−aでBレジスタ6−aの値とBルジス
タ6−bの値を比較し一致を検出し、比較回路9−bで
Dレジスタ6−cの値とDルジスタ6−dの値を比較し
一致を検出し、比較回路9−cでLレジスタ’6−sの
値とLルジスタ6−fの値を比較し一致を検出し、且つ
、それぞれの情報有効ピッ)6−h 。
6−g情報をANDゲート9−dでアンドをとり。
それぞれの出力結果をANDグー)9−eでアンドをと
り、 ANDデート9−eからアンドがとれれば無効化
アドレスが、最初のベクトルストア要求と後続のベクト
ルストア要求とで一致したこととなる。そこで、この−
数情報を用い、まだ無効化処理を実行していない後続の
ベクトルストア要求の情報有効ピッ)6−hを無効化縮
退情報線17を介して、無効表示(=O)とする。尚最
初のベクトルストア要求に伴なう無効化処理が終了した
場合は、無効化処理手段7から無効化終了情報線19を
介して、情報有効ビット6−gを無効表示とする。
無効化情報保持回路6はそれぞれの情報有効ビットが有
効時に保持され、そうでない場合は、後続の無効化情報
を受付けられる様に制御され、保持回路が一杯になった
場合は、後続命令は抑止されるものとする。
この様に、情報有効ビットを持ち、無効化情報保持手段
6内に保持されている情報を比較し、一致がとれた場合
にそれを無効表示にさせることによって、未実施で保持
されている無効化情報によって行なわれ様としている無
効化処理を縮退することか可能となる。
〔発明の効果〕
以上説明したように2本発明は無効情報縮退回路を設け
、そこでの情報比較によって無効化処理中の後続の無効
化処理のうち未実施の無効化処理を縮退可能とし、同一
無効化処理による性能の低下を避け、性能の向上ができ
る効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図はその部分
詳細の一例を示す構成図である。 記号説明: 1・・・スカラ処理手段、2・・・ベクトル処理手段。 3・・・要求発行手段、4・・・主記憶手段、5・・・
緩衝記憶手段、6・・・無効化情報保持手段、6−a・
・・Bレジスタ、6−b・・・Bルジスタ、6−c・・
・Dレジスタ、6−d・・・Dルノスタ、6−e・・・
Lレジスタ。 6−f・・・Lルジスタ、6−g、6−h・・・情報有
効ビット、7・・・無効化処理手段、8・・・制御手段
、9・・・無効情報縮退手段、9−a、9−b、9−c
・・・比較回路、 9− d 、 9− e −AND
グー)、10−・・スカラ要求情報線、11・・・ベク
トル要求情報線。 12・・・ベクトルストア情報線、13・・・データ線
。 14・・・データ線、15・・・制御情報線、16・・
・無効化情報線、17・・・無効化縮退情報線、18・
・・無効化処理情報線、19・・・無効化終了情報線、
20・・・無効化処理線、21・・・主記憶制御情報線
。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 1、スカラ要求を処理するスカラ処理手段と、ベクトル
    要求を処理するベクトル処理手段と、前記スカラ処理手
    段及びベクトル処理手段に対してスカラ要求及びベクト
    ル要求を発行する要求発行手段と、前記スカラ処理手段
    及び前記ベクトル処理手段との間でデータの授受を行な
    う主記憶手段と、該主記憶手段と前記スカラ処理手段と
    の間にあり前記主記憶手段にあるデータの一部の写しを
    ブロック単位で記憶し該ブロックのブロックアドレスと
    有効を表示する有効ビットを持つ緩衝記憶手段と、前記
    要求発行手段からのベクトルストア要求に応答して前記
    ベクトルストア要求と共に送られて来るベクトルストア
    アドレス情報に基づき前記緩衝記憶手段に記憶されてい
    る有効ビットを無効にする無効化処理の為の無効化アド
    レスを作成し無効化処理を行なう無効化処理手段と、前
    記要求発行手段から順次発行されるベクトルストア要求
    に対応して前記無効化処理手段の制御に必要な無効化ア
    ドレス情報を無効化要求情報と共に複数組保持する無効
    化情報保持手段と、該無効化情報保持手段に記憶され保
    持されている複数組の無効化情報の各々の間で無効化情
    報の比較を行ない一致を検出した場合に前記無効化情報
    保持手段にある後続要求で一致した無効化要求情報をリ
    セットし要求数を縮退させる無効化情報縮退手段とを含
    むことを特徴とする情報処理装置の無効化処理方式。
JP61188624A 1986-08-13 1986-08-13 情報処理装置の無効化処理方式 Pending JPS6345652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61188624A JPS6345652A (ja) 1986-08-13 1986-08-13 情報処理装置の無効化処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61188624A JPS6345652A (ja) 1986-08-13 1986-08-13 情報処理装置の無効化処理方式

Publications (1)

Publication Number Publication Date
JPS6345652A true JPS6345652A (ja) 1988-02-26

Family

ID=16226941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61188624A Pending JPS6345652A (ja) 1986-08-13 1986-08-13 情報処理装置の無効化処理方式

Country Status (1)

Country Link
JP (1) JPS6345652A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294866A (ja) * 1989-05-10 1990-12-05 Hitachi Ltd 記憶制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02294866A (ja) * 1989-05-10 1990-12-05 Hitachi Ltd 記憶制御方式

Similar Documents

Publication Publication Date Title
EP0669579B1 (en) Coherence index generation for use by an input/output adapter
JPH01269142A (ja) 計算機システム
IE61306B1 (en) Method and device to execute two instruction sequences in an order determined in advance
JPS6345652A (ja) 情報処理装置の無効化処理方式
JP3145545B2 (ja) メモリアクセス装置
JPS58150196A (ja) 主記憶キ−の更新制御方式
JP3006204B2 (ja) 情報処理装置
JPH0664552B2 (ja) 情報処理装置の無効化処理方式
JPS59112479A (ja) キヤツシユメモリの高速アクセス方式
JP2540959B2 (ja) 情報処理装置
JPS6042972B2 (ja) アドレス変換機能を有する情報処理装置
JPS6115235A (ja) 中央処理装置
JPS5842546B2 (ja) ストア制御方式
JPH05257807A (ja) キャッシュメモリ制御装置
JP2815850B2 (ja) データ処理ユニット
JPH0520191A (ja) キヤツシユメモリ制御方式
JP3047992B2 (ja) 主記憶キー制御方法
JPS63121975A (ja) 情報処理装置
JPH02136946A (ja) キャッシュメモリ制御回路
JPS58109952A (ja) 記憶アクセス処理装置
JPH04302044A (ja) マルチプロセッサシステム
JPH01222375A (ja) 緩衝記憶装置
JPH0219495B2 (ja)
JPH04291642A (ja) キャッシュ制御方式
JPH02259945A (ja) ストア処理方式