JPS6345689A - Ｉｃカ−ド・リ−ダ・ライタ - Google Patents
Ｉｃカ−ド・リ−ダ・ライタInfo
- Publication number
- JPS6345689A JPS6345689A JP61188432A JP18843286A JPS6345689A JP S6345689 A JPS6345689 A JP S6345689A JP 61188432 A JP61188432 A JP 61188432A JP 18843286 A JP18843286 A JP 18843286A JP S6345689 A JPS6345689 A JP S6345689A
- Authority
- JP
- Japan
- Prior art keywords
- card
- current
- writer
- card reader
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
- G06K7/0086—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers the connector comprising a circuit for steering the operations of the card connector
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/06—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means which conduct current when a mark is sensed or absent, e.g. contact brush for a conductive mark
- G06K7/065—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means which conduct current when a mark is sensed or absent, e.g. contact brush for a conductive mark for conductive marks
Landscapes
- Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣカード・リーダ・ライタに関し、特にＩＣ
カードの破損を防止する電気回路構成を内蔵したＩＣカ
ード・リーダ・ライタに関する。
カードの破損を防止する電気回路構成を内蔵したＩＣカ
ード・リーダ・ライタに関する。
ＩＣカードはクレジットカードをはじめとして種々の用
途に用いられているが、その汁及どともにＩＣカードの
材料のプラスチックによる静電ノイズやＩＣカード・リ
ーダ・ライタとの接触不良によるラッチアップ現象等、
拝々の原因による破損も問題となってきている。
途に用いられているが、その汁及どともにＩＣカードの
材料のプラスチックによる静電ノイズやＩＣカード・リ
ーダ・ライタとの接触不良によるラッチアップ現象等、
拝々の原因による破損も問題となってきている。
例えば、″クレジットカード（ＩＣ内蔵型を中心として
）、と・きょ、七６０年５月号（Ｎｃｌ、５２）・・に
記載のように、プラスチックの静電ノイズ等から集積回
路（以下ＩＣと略す）を保護するために種々の工夫が行
われているが、ＩＣカードに多用さＪしている相Ｘｌｉ
形Ｍ ＯＳ （ＣｏｌＩＩｐｌｅｍｅｎｔ、ａｌｙ
ＭｅｔａｌＯｘｉｄｅ Ｓｅ＋ｎ１ｃｏｎｄｕｃｔ、
ｏｒ） Ｉ Ｃの入力信号電圧が、電源電圧より大きい
場合に発生するラッチアンプ現象については完全に防止
することが難しかった。
）、と・きょ、七６０年５月号（Ｎｃｌ、５２）・・に
記載のように、プラスチックの静電ノイズ等から集積回
路（以下ＩＣと略す）を保護するために種々の工夫が行
われているが、ＩＣカードに多用さＪしている相Ｘｌｉ
形Ｍ ＯＳ （ＣｏｌＩＩｐｌｅｍｅｎｔ、ａｌｙ
ＭｅｔａｌＯｘｉｄｅ Ｓｅ＋ｎ１ｃｏｎｄｕｃｔ、
ｏｒ） Ｉ Ｃの入力信号電圧が、電源電圧より大きい
場合に発生するラッチアンプ現象については完全に防止
することが難しかった。
上記従来技術においては、ＩＣカードとＩＣカード・リ
ーダ・ライタの電気的な接触が不安定な場合に、ＩＣカ
ードの信号入力電圧が電源電圧よりも高くなり、ラップ
アップ現象が起きてＩＣチップを破壊し、さらにプラス
チック容器まで熱変形させることもあるという点につい
ての完全な対策は配慮されていなかった。
ーダ・ライタの電気的な接触が不安定な場合に、ＩＣカ
ードの信号入力電圧が電源電圧よりも高くなり、ラップ
アップ現象が起きてＩＣチップを破壊し、さらにプラス
チック容器まで熱変形させることもあるという点につい
ての完全な対策は配慮されていなかった。
本発明の目的は、このような問題点を改善し、該ラッチ
アップ祝電による破損を防止できるＩＣカード・リーダ
・ライタを提供することにある。
アップ祝電による破損を防止できるＩＣカード・リーダ
・ライタを提供することにある。
上記目的を達成するために、本発明のＩＣカード・リー
ダ・ライタは、該ＩＣカード・リーダ・ライタの電源の
電流値を制限する手段、および、ＩＣカードに接続する
電源端子からの供給電流の有無により、信号出力をコン
トロールする手段（コンパレータ）を設け、該制限手段
は、該電源の電流値を制限し、コンパレータはその供給
電流を検出し、検出後に信号出力についてのイネーブル
信号を発信して、ＩＣカード内の相補形ＭＯ３−ＩＣに
対して信号入力電圧が電流電圧を越える事がない場合に
のみ、ＩＣカードへの信号を出力し、該供給電流が検出
されない場合は、該ＩＣカードを強制的に排出すること
に特徴がある。
ダ・ライタは、該ＩＣカード・リーダ・ライタの電源の
電流値を制限する手段、および、ＩＣカードに接続する
電源端子からの供給電流の有無により、信号出力をコン
トロールする手段（コンパレータ）を設け、該制限手段
は、該電源の電流値を制限し、コンパレータはその供給
電流を検出し、検出後に信号出力についてのイネーブル
信号を発信して、ＩＣカード内の相補形ＭＯ３−ＩＣに
対して信号入力電圧が電流電圧を越える事がない場合に
のみ、ＩＣカードへの信号を出力し、該供給電流が検出
されない場合は、該ＩＣカードを強制的に排出すること
に特徴がある。
ＩＣカード・リーダ・ライタにおいて、ＩＣカードに与
える電凪が流れていない場合には、ＩＣカード・リーダ
・ライタとＩＣカードの電源接続端子。
える電凪が流れていない場合には、ＩＣカード・リーダ
・ライタとＩＣカードの電源接続端子。
あるいはグランド接続端子のいずれかが接続さ九でいな
いことを示す。この場合には、ＩＣカード・リーダ・ラ
イタの出カバソファからＩＣカードへの信号出力を停止
して、ＩＣカードへの電圧供給を行わなけ社ば、ＩＣカ
ード内の相補形ＭＯＳ −ＩＣは破壊されない。
いことを示す。この場合には、ＩＣカード・リーダ・ラ
イタの出カバソファからＩＣカードへの信号出力を停止
して、ＩＣカードへの電圧供給を行わなけ社ば、ＩＣカ
ード内の相補形ＭＯＳ −ＩＣは破壊されない。
本発明においては、コンパレータを、電源端子と出カバ
ソファ端子との間に接続し、ＩＣカード・リーダ・ライ
タの電ＦＡ線にＩＣカードへの供給電流が流れると、該
コンパレータが１九を検出して、出力バッファヘイネー
ブル信号を送り、出力バッファはこのイネーブル信号を
受けたときのみ、ゲートを開きＩＣカードへ信号を出力
し、供給電流が流れない場合は、そのＩＣカードを強制
的に排出する。また、そのコンパレータと電源のグラン
ド線との間に抵抗を接続し、その抵抗の定数値を任意に
設定することにより電源電流値を制限できる。
ソファ端子との間に接続し、ＩＣカード・リーダ・ライ
タの電ＦＡ線にＩＣカードへの供給電流が流れると、該
コンパレータが１九を検出して、出力バッファヘイネー
ブル信号を送り、出力バッファはこのイネーブル信号を
受けたときのみ、ゲートを開きＩＣカードへ信号を出力
し、供給電流が流れない場合は、そのＩＣカードを強制
的に排出する。また、そのコンパレータと電源のグラン
ド線との間に抵抗を接続し、その抵抗の定数値を任意に
設定することにより電源電流値を制限できる。
以下、本発明の一実施例を第１図、第２図を用いて説明
する。
する。
７１図は本発明の一実施例におけるＩＣカード・リーダ
・ライタの回路図である。
・ライタの回路図である。
ＩＣカード・リーダ・ライタ１は、ＩＣカード２と接栓
部９を通して信号やデータの受は渡しを行い、１要冷部
９では、ＩＣカード・リーダ・ライタのコレクト電極と
、ＩＣカードの電極が接触している。
部９を通して信号やデータの受は渡しを行い、１要冷部
９では、ＩＣカード・リーダ・ライタのコレクト電極と
、ＩＣカードの電極が接触している。
ＩＣカード・リーダ・ライタ１は、電源３．出力バッフ
ァ４．コンパレータ７、抵抗５ｙ６＋８よりなる。
ァ４．コンパレータ７、抵抗５ｙ６＋８よりなる。
コンパレータ７は、電源３とＩＣカード２との間に抵抗
５，６を介し、接栓部９を通して接続され、また、出力
バッファ４にも接続されている。
５，６を介し、接栓部９を通して接続され、また、出力
バッファ４にも接続されている。
その出力は、電ｒＡ３から接栓部９を通してＩＣカード
２に？！！流が正常に供給されている時は、低レベルと
なり、出力バッファ４にイネーブル信号を送る。もし、
接栓部９の′！ｒｉ源端子、あるいは、グランド端子の
接触不良等でＷｌ源供給が止まり、抵抗５の両端の電位
が等しくなると、その出力は逆転しイネーブル信号を出
力しない。
２に？！！流が正常に供給されている時は、低レベルと
なり、出力バッファ４にイネーブル信号を送る。もし、
接栓部９の′！ｒｉ源端子、あるいは、グランド端子の
接触不良等でＷｌ源供給が止まり、抵抗５の両端の電位
が等しくなると、その出力は逆転しイネーブル信号を出
力しない。
抵抗６は、電源３のグランド線とコンパレータ７との間
に接続され、コンパレータ７に抵抗５を介して流れる電
圧との比較電圧を与える。その定′Ｍ、１直はＩＣカー
ド２の消費電流と、抵抗５による電圧降下を加味して設
定し、これにより、電源電流値を制限することが可能と
なる。
に接続され、コンパレータ７に抵抗５を介して流れる電
圧との比較電圧を与える。その定′Ｍ、１直はＩＣカー
ド２の消費電流と、抵抗５による電圧降下を加味して設
定し、これにより、電源電流値を制限することが可能と
なる。
出力バッファ４は、接栓部９を通してＩＣカード２と接
続され、グランド端子には抵抗８が接続される。また、
コンパレータ７にも接続され、ここからイネーブル信号
を受ける。イネーブル信号を受けると、ゲートを開き、
信号に対応したＨ 。
続され、グランド端子には抵抗８が接続される。また、
コンパレータ７にも接続され、ここからイネーブル信号
を受ける。イネーブル信号を受けると、ゲートを開き、
信号に対応したＨ 。
Ｌの電圧を接栓部９を通してＩＣカード２に出力する。
抵抗８は、出力バッファ４の信号線を接地レベルにして
、イネーブル信号がＯＦＦの時、出力バッファ４の出力
ゲートがハイ・インピーダンスであるために起きる誤出
力を防ぐ。
、イネーブル信号がＯＦＦの時、出力バッファ４の出力
ゲートがハイ・インピーダンスであるために起きる誤出
力を防ぐ。
第２図は、本発明の一実施例におけるＩＣカード・リー
ダ・ライタの動作フローチャートである（第１図参照）
。
ダ・ライタの動作フローチャートである（第１図参照）
。
ＩＣカード・リーダ・ライタ１は、まずＩＣカードが挿
入されると（２００）、これをコレクト電極位置まで搬
入しく２０１）、コレクト電極を押下げて通電する（２
０２）、電源３から流れた電流は抵抗５，６を介してコ
ンパレータ７に入り、ここでＩＣカードへの供給電流が
検出される（２０３）。
入されると（２００）、これをコレクト電極位置まで搬
入しく２０１）、コレクト電極を押下げて通電する（２
０２）、電源３から流れた電流は抵抗５，６を介してコ
ンパレータ７に入り、ここでＩＣカードへの供給電流が
検出される（２０３）。
供給電流が検出されない場合、すなわち、ＩＣカードへ
正常に電流が流れず、この状態で信号を出力すると、Ｉ
Ｃカード２に入る電源電圧よりも信号電圧が高くなり、
ラッチアップ現象を起こす場合は、そのＩＣカード２は
強制的に排出される（２０６，２０７，２０８）。
正常に電流が流れず、この状態で信号を出力すると、Ｉ
Ｃカード２に入る電源電圧よりも信号電圧が高くなり、
ラッチアップ現象を起こす場合は、そのＩＣカード２は
強制的に排出される（２０６，２０７，２０８）。
供給電流が確認されると、コンパレータ７は出力バッフ
ァ４にイネーブル信号を送り、出力バッフ７４はゲート
を開いて、このイネーブル信号を受け、ＩＣカード２に
対して信号を出力し、読み出し・書き込み・消去等の作
業を行う（２０４）。
ァ４にイネーブル信号を送り、出力バッフ７４はゲート
を開いて、このイネーブル信号を受け、ＩＣカード２に
対して信号を出力し、読み出し・書き込み・消去等の作
業を行う（２０４）。
これらの作業が終了すると（２０５）、供給電流をＯＦ
Ｆとして（２０６）、コレクト電極を引き上げ（２０７
）、ＩＣカード２を排出する（２０８）。
Ｆとして（２０６）、コレクト電極を引き上げ（２０７
）、ＩＣカード２を排出する（２０８）。
このように、ＩＣカード２に供給電流が正常に流れ、電
源電圧レベルが信号電圧レベルよりも高いときのみ信号
を出力し、供給電流が流れない時は、ＩＣカーＩＺ２を
強制的に排出するので、ＩＣチップをラッチアンプ現象
による破壊から保護できる。
源電圧レベルが信号電圧レベルよりも高いときのみ信号
を出力し、供給電流が流れない時は、ＩＣカーＩＺ２を
強制的に排出するので、ＩＣチップをラッチアンプ現象
による破壊から保護できる。
なお、本実施例では、コンパレータ７に替えて他の＠流
検出素子を利用することも可能である。
検出素子を利用することも可能である。
電源についても、抵抗６の定数値によって電源電流値を
制限でき、また、抵抗５による電圧降下を想定してＩＣ
カード２専用とすることも、電圧許容値に従ってＩＣカ
ード・リーダ・ライタ１の制御部電源と共用することも
可能である。
制限でき、また、抵抗５による電圧降下を想定してＩＣ
カード２専用とすることも、電圧許容値に従ってＩＣカ
ード・リーダ・ライタ１の制御部電源と共用することも
可能である。
本発明によれば、ＩＣカード自体を改造することなく、
相補形ＭＯ８−ＩＣをラッチアップ現象による破壊から
保護できるので、システムの信頼性向上に伴う生産コス
トの負荷を減少させることができる。
相補形ＭＯ８−ＩＣをラッチアップ現象による破壊から
保護できるので、システムの信頼性向上に伴う生産コス
トの負荷を減少させることができる。
第１図は本発明の一実施例におけるＩＣカード・リーダ
・ライタの回路図、第２図は本発明の一実施例における
ＩＣカード・リーダ・ライタの動作フローチャートであ
る。 ｔ：ＩＣカード・リーダ・ライタ、２：ＩＣカード、３
：電源、４：出力バッファ、５，６，８：ｉ抗、７：コ
ンパレータ、９：接栓部。 第 １ 図
・ライタの回路図、第２図は本発明の一実施例における
ＩＣカード・リーダ・ライタの動作フローチャートであ
る。 ｔ：ＩＣカード・リーダ・ライタ、２：ＩＣカード、３
：電源、４：出力バッファ、５，６，８：ｉ抗、７：コ
ンパレータ、９：接栓部。 第 １ 図
Claims (1)
- １．挿入されるＩＣカードの複数個の電極と相互に接触
するようにコンタクト電極が配設されたＩＣカード・リ
ーダ・ライタにおいて、該ＩＣカード・リーダ・ライタ
の電源の電流値を制限する手段、および、ＩＣカードへ
の電流供給の有無を検出し、該電流の電流値により該Ｉ
Ｃカードへの信号出力を制御する手段を設け、該制限手
段は、該電源の電流値を制限し、該制御手段は該供給電
流を検出したときにのみ、該ＩＣカードへ信号を出力し
、該供給電流が検出されない場合は該ＩＣカードを強制
的に排出することを特徴とするＩＣカード・リーダ・ラ
イタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188432A JP2544350B2 (ja) | 1986-08-13 | 1986-08-13 | Ｉｃカ−ド・リ−ダ・ライタ |
| US07/084,458 US4772783A (en) | 1986-08-13 | 1987-08-11 | IC card reader/writer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188432A JP2544350B2 (ja) | 1986-08-13 | 1986-08-13 | Ｉｃカ−ド・リ−ダ・ライタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345689A true JPS6345689A (ja) | 1988-02-26 |
| JP2544350B2 JP2544350B2 (ja) | 1996-10-16 |
Family
ID=16223569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188432A Expired - Fee Related JP2544350B2 (ja) | 1986-08-13 | 1986-08-13 | Ｉｃカ−ド・リ−ダ・ライタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4772783A (ja) |
| JP (1) | JP2544350B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335489A (ja) * | 1991-05-13 | 1992-11-24 | Fuji Electric Co Ltd | ｉＣカードリーダライタ |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2649818B1 (fr) * | 1989-07-12 | 1991-10-18 | Securite Systemes Identificati | Dispositif pour la verification de cartes a microcircuit |
| JPH0366420U (ja) * | 1989-10-31 | 1991-06-27 | ||
| FR2654235B1 (fr) * | 1989-11-07 | 1992-01-17 | Europ Rech Electr Lab | Lecteur de carte a circuit integre a contacts. |
| US5300765A (en) * | 1990-03-19 | 1994-04-05 | Mitsubishi Denki Kabushiki Kaisha | Memory card with latch-up protection |
| FR2672431A1 (fr) * | 1991-01-31 | 1992-08-07 | Gemplus Card Int | Procede et circuit d'autonettoyage pour contacts de circuit integre. |
| JP3493096B2 (ja) * | 1996-06-07 | 2004-02-03 | 株式会社東芝 | 半導体集積回路、ｉｃカード、及びｉｃカードシステム |
| US10810475B1 (en) | 2019-12-20 | 2020-10-20 | Capital One Services, Llc | Systems and methods for overmolding a card to prevent chip fraud |
| US10977539B1 (en) | 2019-12-20 | 2021-04-13 | Capital One Services, Llc | Systems and methods for use of capacitive member to prevent chip fraud |
| US10888940B1 (en) | 2019-12-20 | 2021-01-12 | Capital One Services, Llc | Systems and methods for saw tooth milling to prevent chip fraud |
| US10817768B1 (en) | 2019-12-20 | 2020-10-27 | Capital One Services, Llc | Systems and methods for preventing chip fraud by inserts in chip pocket |
| US11049822B1 (en) | 2019-12-20 | 2021-06-29 | Capital One Services, Llc | Systems and methods for the use of fraud prevention fluid to prevent chip fraud |
| US11715103B2 (en) | 2020-08-12 | 2023-08-01 | Capital One Services, Llc | Systems and methods for chip-based identity verification and transaction authentication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593689A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | メモリ・カ−ドと磁気カ−ド兼用カ−ド・リ−ド方式 |
| JPS62165286A (ja) * | 1986-01-17 | 1987-07-21 | Toshiba Corp | 携帯可能記録媒体の読取・書込装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2486685B1 (fr) * | 1980-07-09 | 1985-10-31 | Labo Electronique Physique | Carte de paiement electronique et procede de realisation |
-
1986
- 1986-08-13 JP JP61188432A patent/JP2544350B2/ja not_active Expired - Fee Related
-
1987
- 1987-08-11 US US07/084,458 patent/US4772783A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593689A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | メモリ・カ−ドと磁気カ−ド兼用カ−ド・リ−ド方式 |
| JPS62165286A (ja) * | 1986-01-17 | 1987-07-21 | Toshiba Corp | 携帯可能記録媒体の読取・書込装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04335489A (ja) * | 1991-05-13 | 1992-11-24 | Fuji Electric Co Ltd | ｉＣカードリーダライタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2544350B2 (ja) | 1996-10-16 |
| US4772783A (en) | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6345689A (ja) | Ｉｃカ−ド・リ−ダ・ライタ | |
| CA1319987C (en) | Ic card reader/writer having a short-circuit detection capability | |
| JP2563475B2 (ja) | マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード | |
| US11581305B2 (en) | High voltage protection for high-speed data interface | |
| JPH0318218B2 (ja) | ||
| JPS593689A (ja) | メモリ・カ−ドと磁気カ−ド兼用カ−ド・リ−ド方式 | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPH01112456A (ja) | メモリカード回路 | |
| JPH01112455A (ja) | メモリカード回路 | |
| JP2535546B2 (ja) | メモリカ−ド | |
| JP2817180B2 (ja) | メモリカード | |
| JPS5990279A (ja) | インタ−フエ−ス回路 | |
| JPH044486A (ja) | Ｉｃメモリカード処理装置 | |
| JP3604468B2 (ja) | 電源異常検出装置及びその検出方法 | |
| JPS6330992A (ja) | Ｉｃカ−ド用リ−ダ・ライタ | |
| JPS5990280A (ja) | インタ−フエ−ス回路 | |
| JP2000010659A (ja) | 活線挿抜保護装置 | |
| JPH0544716B2 (ja) | ||
| JPH01116717A (ja) | メモリカード回路 | |
| JPS62165286A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JPS62254287A (ja) | 電子部品の識別方式 | |
| JPS5990277A (ja) | カセツト式記憶装置 | |
| JPS62282389A (ja) | 携帯可能記録媒体の読取・書込装置 | |
| JPH0454530Y2 (ja) | ||
| JPH01175617A (ja) | メモリーカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |