JPS6345818A - 半導体製造装置の位置合わせ方法 - Google Patents
半導体製造装置の位置合わせ方法Info
- Publication number
- JPS6345818A JPS6345818A JP61190811A JP19081186A JPS6345818A JP S6345818 A JPS6345818 A JP S6345818A JP 61190811 A JP61190811 A JP 61190811A JP 19081186 A JP19081186 A JP 19081186A JP S6345818 A JPS6345818 A JP S6345818A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- mark
- marks
- alignment marks
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、反射または回折光を利用して自動的に各層間
の位置合わせを行なう露光装置で半導体集積回路を製造
する半導体製造装置の位置合わせ方法に関する。
の位置合わせを行なう露光装置で半導体集積回路を製造
する半導体製造装置の位置合わせ方法に関する。
従来、半導体基板上の位置合わせマークは、位置合わせ
を行なう層に応じて異なった層により形成した位置合わ
せマークを１個もしくは複数個用いている。そして異な
る位置合わせ工程であっても、用いられる位置合わせマ
ークの形状、数及び間隔はすべて同じにしている。
を行なう層に応じて異なった層により形成した位置合わ
せマークを１個もしくは複数個用いている。そして異な
る位置合わせ工程であっても、用いられる位置合わせマ
ークの形状、数及び間隔はすべて同じにしている。
上述した従来の半導体基板上の位置合わせマークを用い
て位置合わせを行なった場合、各々の位置合わせ工程に
用いられるマークの形状、数及び間隔等が類似している
ので、既に半導体基板上に形成された他工程に用いられ
る位置合わせマークを誤まって検出してしまうという欠
点がある。
て位置合わせを行なった場合、各々の位置合わせ工程に
用いられるマークの形状、数及び間隔等が類似している
ので、既に半導体基板上に形成された他工程に用いられ
る位置合わせマークを誤まって検出してしまうという欠
点がある。
また、位置合わせ工程の増加にともない同一マークの数
を増すので位置合わせマークの占有面積が大きくなり、
チップの小型化と回路配置の設計時の制約となっていた
。
を増すので位置合わせマークの占有面積が大きくなり、
チップの小型化と回路配置の設計時の制約となっていた
。
本発明の目的は、正しい位置合わせマークの検出が可能
となり、かつ位置合わせマークの配置の工夫をすること
により位置合わせマークの占有面積を少なくでき、チッ
プの小型化と回路配置の設計時の制約を減らすことが可
能な半導体製造装置の位置合わせ方法を提供することに
ある。
となり、かつ位置合わせマークの配置の工夫をすること
により位置合わせマークの占有面積を少なくでき、チッ
プの小型化と回路配置の設計時の制約を減らすことが可
能な半導体製造装置の位置合わせ方法を提供することに
ある。
本発明の半導体装置の位置合わせ方法は、反射光または
回折光を利用して自動的に各層間の位置合わせを露光装
置で行なうための位置合わせマークを半導体基板上の所
定の２つの場所に形成し、前記２つの位置合わせマーク
の各々の位置及び距離、またマークの中心間を結ぶ線分
の中心等を利用して位置検出を行なう半導体製造装置の
位置合わせ方法において、前記２つの位置合わせマーク
は、位置合わせを行なう各層間に応じて、各々のマーク
の間隔を変えて形成することを特徴とする半導体製造装
置の位置合わせ方法である。
回折光を利用して自動的に各層間の位置合わせを露光装
置で行なうための位置合わせマークを半導体基板上の所
定の２つの場所に形成し、前記２つの位置合わせマーク
の各々の位置及び距離、またマークの中心間を結ぶ線分
の中心等を利用して位置検出を行なう半導体製造装置の
位置合わせ方法において、前記２つの位置合わせマーク
は、位置合わせを行なう各層間に応じて、各々のマーク
の間隔を変えて形成することを特徴とする半導体製造装
置の位置合わせ方法である。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。第３図は、例として長方形の２つの位置合わせマーク
ｌａ、ｌｂがある距ｔｆｉｉ ｒ ｔだけ離れて配置し
である図である。第４図は、位置合わせマーク１ａ、１
ｂを用いて、位置合わせを行なった時に検出されるアラ
イメント波形である。ピーク２ａは、マークｌａから検
出されたものであり、ピーク２ｂは、マーク１ｂから検
出されたものである。そして、２つのピーク２ａ、２ｂ
の距Ｍ ｒ ２は、２つのマークｌａ、ｌｂの距離ｒ１
に比例して長くなったり、短くなったりする。ところで
通常各層間の位置合わせに用いられるマークは、用途に
応じて異なった層で形成されたマークを用いている。こ
こでゲート多結晶シリコン工程の位置合わせに用いられ
るマークは、ロコス工程で形成された第３図に示すマー
クと用いるとする。また、コンタクト工程に用いられる
マークは、ゲート多結晶シリコン工程で形成された第３
図に示すマークを用いるとする。実際にコンタクト工程
の位置合わせを行なった場合、ロコス工程で形成された
２つのマークの距離が、ゲート多結晶シリコン工程で形
成された２つのマークの距離と同じであるとすると、光
を照射してマークを捜す領域内にロコス工程で形成した
マークがあった場合に間違ってこれを検出してしまう、
そこで本発明では、各々の工程で形成した２つのマーク
の距離を変えることにより、各々検出されるアライメン
ト波形の２つのピークの距離をかえて、マークを正しく
検出することができる。第１図及び第２図は、本発明の
実施例として、異なる５工程に用いられる位置合わせマ
ークがウェーハ上に形成されている平面図である。第１
図はチップ内−の任意の場所に形成された平面図であり
、第２図はチップを切断するための直線状の余白部分で
あるスクライブ線上に形成された平面図である。第２図
の様に配置した場合は、チップ中に位置合わせマークが
入っていない分だけ、チップの小型化や回路設計上の制
約を減らすことができる。またスクライブ線上に占有す
る割合を少なく出来、有効に位置合わせマークを配置す
ることができる。
。第３図は、例として長方形の２つの位置合わせマーク
ｌａ、ｌｂがある距ｔｆｉｉ ｒ ｔだけ離れて配置し
である図である。第４図は、位置合わせマーク１ａ、１
ｂを用いて、位置合わせを行なった時に検出されるアラ
イメント波形である。ピーク２ａは、マークｌａから検
出されたものであり、ピーク２ｂは、マーク１ｂから検
出されたものである。そして、２つのピーク２ａ、２ｂ
の距Ｍ ｒ ２は、２つのマークｌａ、ｌｂの距離ｒ１
に比例して長くなったり、短くなったりする。ところで
通常各層間の位置合わせに用いられるマークは、用途に
応じて異なった層で形成されたマークを用いている。こ
こでゲート多結晶シリコン工程の位置合わせに用いられ
るマークは、ロコス工程で形成された第３図に示すマー
クと用いるとする。また、コンタクト工程に用いられる
マークは、ゲート多結晶シリコン工程で形成された第３
図に示すマークを用いるとする。実際にコンタクト工程
の位置合わせを行なった場合、ロコス工程で形成された
２つのマークの距離が、ゲート多結晶シリコン工程で形
成された２つのマークの距離と同じであるとすると、光
を照射してマークを捜す領域内にロコス工程で形成した
マークがあった場合に間違ってこれを検出してしまう、
そこで本発明では、各々の工程で形成した２つのマーク
の距離を変えることにより、各々検出されるアライメン
ト波形の２つのピークの距離をかえて、マークを正しく
検出することができる。第１図及び第２図は、本発明の
実施例として、異なる５工程に用いられる位置合わせマ
ークがウェーハ上に形成されている平面図である。第１
図はチップ内−の任意の場所に形成された平面図であり
、第２図はチップを切断するための直線状の余白部分で
あるスクライブ線上に形成された平面図である。第２図
の様に配置した場合は、チップ中に位置合わせマークが
入っていない分だけ、チップの小型化や回路設計上の制
約を減らすことができる。またスクライブ線上に占有す
る割合を少なく出来、有効に位置合わせマークを配置す
ることができる。
尚、本発明に用いられる位置合わせマークの形状は、位
置合わせに支障がない限り、円、四角形、三角形、星形
等の任意の形を用いて良い。またウェーハ上の配置場所
に関しても同様である。
置合わせに支障がない限り、円、四角形、三角形、星形
等の任意の形を用いて良い。またウェーハ上の配置場所
に関しても同様である。
以上説明したように本発明は２つの場所に形成する位置
合わせマークを位置合わせを行なう各層間に応じて、各
々のマーク間隔を変えて形成しであるので、第１の効果
としては、正しい位置合わせマークの検出が行なえるこ
とがあげられる。次に第二の効果としては、位置合わせ
マークの配置を工夫することで、位置合わせマークの占
有面積を少なくしてかつ、チップの小型化と回路配置の
設計を行なう時の制約を減らすことがあげられる。
合わせマークを位置合わせを行なう各層間に応じて、各
々のマーク間隔を変えて形成しであるので、第１の効果
としては、正しい位置合わせマークの検出が行なえるこ
とがあげられる。次に第二の効果としては、位置合わせ
マークの配置を工夫することで、位置合わせマークの占
有面積を少なくしてかつ、チップの小型化と回路配置の
設計を行なう時の制約を減らすことがあげられる。
【図面の簡単な説明】
第１図は本発明の一実施例に用いられる位置合わせマー
クの配置を示す平面図、第２図は本発明の他の実施例に
用いられる位置合わせマークの配置を示す平面図、第３
図及び第４図は位置合わせ方法の原理を説明するための
単位位置合わせマークの平面図および位置合わせを行な
った時検出されるアライメント波形を示す図である。 ｌａ、ｌｂ、ｌｌａ、ｌｌｂ、１２ａ、１２ｂ。 １３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ。 １５ ｂ ・・・位置合わせマーク、ｒｌ 、’ ｌｌ
＋ ｒ １２＋ｒ１３＋ ’ １４．’ １５・・・位
置合わせマークの距離、２ａ、２ｂ・・・アライメント
波形のピーク、ｒ２・・・アライメント波形のピークの
距離、３・・・チップ、４・・・スクライブ線。 第 １ 回 手ッフ・ 磐２ ロ 換３ 凹 阜４ 図
クの配置を示す平面図、第２図は本発明の他の実施例に
用いられる位置合わせマークの配置を示す平面図、第３
図及び第４図は位置合わせ方法の原理を説明するための
単位位置合わせマークの平面図および位置合わせを行な
った時検出されるアライメント波形を示す図である。 ｌａ、ｌｂ、ｌｌａ、ｌｌｂ、１２ａ、１２ｂ。 １３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ。 １５ ｂ ・・・位置合わせマーク、ｒｌ 、’ ｌｌ
＋ ｒ １２＋ｒ１３＋ ’ １４．’ １５・・・位
置合わせマークの距離、２ａ、２ｂ・・・アライメント
波形のピーク、ｒ２・・・アライメント波形のピークの
距離、３・・・チップ、４・・・スクライブ線。 第 １ 回 手ッフ・ 磐２ ロ 換３ 凹 阜４ 図
Claims (1)
- 反射光または回折光を利用して自動的に各層間の位置
合わせを露光装置で行なうための位置合わせマークを半
導体基板上の所定の２つの場所に形成し、前記２つの位
置合わせマークの各々の位置及び距離、またマークの中
心間を結ぶ線分の中心等を利用して位置検出を行なう半
導体製造装置の位置合わせ方法において、前記２つの位
置合わせマークは、位置合わせを行なう各層間に応じて
、各々のマークの間隔を変えて形成することを特徴とす
る半導体製造装置の位置合わせ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190811A JPH0817150B2 (ja) | 1986-08-13 | 1986-08-13 | 半導体製造装置の位置合わせ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190811A JPH0817150B2 (ja) | 1986-08-13 | 1986-08-13 | 半導体製造装置の位置合わせ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6345818A true JPS6345818A (ja) | 1988-02-26 |
| JPH0817150B2 JPH0817150B2 (ja) | 1996-02-21 |
Family
ID=16264140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190811A Expired - Lifetime JPH0817150B2 (ja) | 1986-08-13 | 1986-08-13 | 半導体製造装置の位置合わせ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817150B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390428U (ja) * | 1989-12-28 | 1991-09-13 | ||
| JPH0443625A (ja) * | 1990-06-09 | 1992-02-13 | Seikosha Co Ltd | 半導体装置の製造方法 |
| WO2016153031A1 (ja) * | 2015-03-25 | 2016-09-29 | 株式会社ニコン | レイアウト方法、マーク検出方法、露光方法、計測装置、露光装置、並びにデバイス製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110974A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | |
| JPS56122128A (en) * | 1980-02-29 | 1981-09-25 | Telmec Co Ltd | Positioning system for printing device of semiconductor or the like |
| JPS59149367A (ja) * | 1983-02-15 | 1984-08-27 | Mitsubishi Electric Corp | 写真製版技術におけるパタ−ン重ね合わせ方法 |
-
1986
- 1986-08-13 JP JP61190811A patent/JPH0817150B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51110974A (ja) * | 1975-03-25 | 1976-09-30 | Sanyo Electric Co | |
| JPS56122128A (en) * | 1980-02-29 | 1981-09-25 | Telmec Co Ltd | Positioning system for printing device of semiconductor or the like |
| JPS59149367A (ja) * | 1983-02-15 | 1984-08-27 | Mitsubishi Electric Corp | 写真製版技術におけるパタ−ン重ね合わせ方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390428U (ja) * | 1989-12-28 | 1991-09-13 | ||
| JPH0443625A (ja) * | 1990-06-09 | 1992-02-13 | Seikosha Co Ltd | 半導体装置の製造方法 |
| WO2016153031A1 (ja) * | 2015-03-25 | 2016-09-29 | 株式会社ニコン | レイアウト方法、マーク検出方法、露光方法、計測装置、露光装置、並びにデバイス製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817150B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4388386A (en) | Mask set mismatch | |
| EP0061536A1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| JPH0519448A (ja) | 半導体装置製造用フオトレテイクル | |
| JP2002118052A (ja) | 積層ウエハーのアライメント方法 | |
| CN101533229B (zh) | 用于投影曝光装置的标线以及使用它的曝光方法 | |
| US6861186B1 (en) | Method for backside alignment of photo-processes using standard front side alignment tools | |
| EP2168155B1 (en) | Integrated circuits on a wafer and methods for manufacturing integrated circuits | |
| JPH08274004A (ja) | 半導体装置 | |
| US7629186B2 (en) | System and method for identification of a reference integrated circuit for a pick-and-place equipment | |
| EP2168156B1 (en) | Integrated circuits on a wafer and methods for manufacturing integrated circuits | |
| US20070082298A1 (en) | Method of manufacturing semiconductor device from semiconductor wafer | |
| JPH0817150B2 (ja) | 半導体製造装置の位置合わせ方法 | |
| KR20060111611A (ko) | Ｉｃ 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
| JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
| JPH07111952B2 (ja) | ホトリソグラフィー工程におけるガラスマスク | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JPS5875836A (ja) | 集積回路のマスク合せ方法 | |
| JPS6327847B2 (ja) | ||
| KR20060110334A (ko) | 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼 | |
| JPH056176B2 (ja) | ||
| JPS59161033A (ja) | フオトマスク | |
| KR960014961B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| WO2009007931A1 (en) | Wafer, reticle and method for manufacturing integrated circuits on a wafer | |
| JP3214015B2 (ja) | フリップチップ型半導体装置及びその製造方法 |