JPH0443625A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0443625A
JPH0443625A JP2150723A JP15072390A JPH0443625A JP H0443625 A JPH0443625 A JP H0443625A JP 2150723 A JP2150723 A JP 2150723A JP 15072390 A JP15072390 A JP 15072390A JP H0443625 A JPH0443625 A JP H0443625A
Authority
JP
Japan
Prior art keywords
wafer
marks
alignment
mask
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2150723A
Other languages
English (en)
Inventor
Hiroshi Tonegi
戸根木 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Seikosha KK
Original Assignee
Nippon Precision Circuits Inc
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc, Seikosha KK filed Critical Nippon Precision Circuits Inc
Priority to JP2150723A priority Critical patent/JPH0443625A/ja
Publication of JPH0443625A publication Critical patent/JPH0443625A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分對] この発明は半導体装置の製造方法に関する。
[従来の技術] 従来より、半導体装置(例えばIC)の製造工程中に、
半導体ウェハーとマスクとの位置合せをする工程がある
。通常は、マスク合せの回数分だけ半導体ウェハーの左
右に位置合せ用ウェハーマーり対を形成しているもので
ある。そl、て上記位置合せは、位置合せ用ウェハーマ
ークにマスクマークを合せ、光学的方法などによりマー
ク間のずれをSj定し、すれに基づいてマスク間の相対
位置を動かして、すれ量がある値より小さくなったら、
位置合せが終了する。この位置合せを第4図を参照して
説明する。
半導体ウェハーに一対の正方形状の位置合せ用ウェハー
マークWIW1aを第4図(A)左右に所定距離Ωたけ
離して配置すると共に、同様に複数対の位置合せ用ウェ
ハーマークW2.W2a。
W3.W3aを配置し、位置合せ用ウェハ−マーク対間
は鉗Mmたけ間隔をあけである。
マスク合せは次の方法で行われる。
ます、第4図(A)に示すようにマスクマークMl、M
laを位置合せ用ウェハーマークW1とウェハーマーク
Wla上に位置合せし、光学的方法などで両マークの横
方向の位置ずれdLl、dL2 、dRl 、dR2を
測定し、この値が共にある規格値以下になるようにウェ
ハーマークとマスクマークとの相対的位置を変えて合せ
を行う。同様に、縦方向についても位置合せをする。
ついで、第4図(B)に示すようにマスクマークM2.
M2aと位置合せ用ウェハーマークW2゜2aとのマス
ク合せを、引続いて同図(C)示すようにマスクマーク
M3.M3aと位置合せ用ウェハーマークW3,3aと
のマスク合せをそれぞれ順次上記の方法と同様にして行
う。
[発明が解決しようとする課題] 従来例によると、各位置合せ用ウェハーマーク対を構成
しているウェハーマークW1〜W3、W 1 a−WS
 a間の距離gが、隣り合うウェハーマーク対で等しく
設定しである。このために、位置合せに際して、第4図
(A)開鎖線に示すように、誤って合せマークM 1 
、 M 1 aがウェハーマー、’7W 1 、 W 
1 aからなるウェハーマーク対に隣接するウェハーマ
ーク対のマークW2.W2aに合せられた場合には、両
マークの上記位置ずれdLl、dL2、dRl、dR2
に相当する値は当然ながら、規格値におさまり、位置合
せが正しいものと判断され、位置合せの不良を検出でき
ない不都合があった。
また第4図(B)鎖線に示すようにマスクマークM2 
 M2aのうち、マスクマークM2が誤ってウェハーマ
ーク対の一方のウェハーマークW3に位置合せされた場
合も、上記の場合と同様な不都合がある。
この発明の目的は簡単な方法で正しいマスク合せかでき
て、不良な半導体装置を製造しないようにすることにあ
る。
[課題を解決するための手段] この発明における半導体装置の製造方法において、半導
体ウェハーに形成された複数の位置合せ用ウェハーマー
ク対の中から、各マスク合せ工程毎に一対の上記ウェハ
ーマーク対を選択して製造される半導体装置の製造方法
であって、上記各ウェハーマーク対におけるウェハーマ
ーク同志の距離を、互いに隣り合ったウェハーマーク対
では異なるように形成したものである。
[実施例] 以下゛、この発明の実施例を図面に基づいて説明する。
崖導体装置の製造に際して、予め半導体ウェハーに第1
図(A)に示すように左右一対の位置合せ用ウェハーマ
ークからなるウェハーマーク対1、ウェハーマーク対2
及びウェハーマーク対3を同図上下方向に配置17であ
る。
ウェハーマーク対1は、左右に距離1!1だけ離れた正
方形状のウェハーマークla、lbからなるものである
ウェハーマーク対1に隣り合っているウェハーマーク対
2は、上記位置合せ用ウェハーマーク1a、lbと同一
形状の位置合せ用ウェハーマーク2a、2bからなる。
左右一対の位置合せ用ウェハ−マーク2a、2b間は、
位置合せ用ウェハーマークla、lb間の距離g1より
長い距離g2だけ離れて配置されている。
またウェハーマーク対2に図下力で隣り合っているウェ
ハーマーク対3は、上記位置合せ用ウェハーマーク1a
、1bと同一形状の位置合せ用ウェハーマーク3a、3
bからなる。左右一対の位置合せ用ウェハ−マーク3a
、3b間は、位置合せ用ウェハ−マーク2a、2b間の
距Mjl12より長い距[3だけ離れて配置されている
このように予め、各ウェハーマーク対1〜3におけるウ
ェハーマーク1aとlb、2aと2b。
3aと3b同志の距離D1.D2  N3を、隣り合う
ウェハーマーク対では互いに異って配置するようにして
おくのである。
上記のような位置関係に設定しておいてから、マスク合
せ工程に入る。
ます、第1図(A)に示すように正方形状のマスクマー
ク4a、4bをウェハーマーク対1の位置合せ用ウェハ
ーマークla、lbに合せて、ついて同図(B)に示す
ようにマスクマーク5a。
5bをウェハーマーク対2の位置合せ用ウェハーマーク
2a、2bに合せ、さらに同図(C)に示すようにマス
クマーク6a、6bをウェハーマーク対3の位置合せ用
ウェハーマーク3a、3bに順次台せて行く。
この工程中に、もし誤ってマスクマーク4a。
4bが正規の合せ位置であるウェハーマークla。
1bではなくて、例えば第2図に示すようにウェハーマ
ーク2a、2bに合された場合は、ずれ量di、d2、
da、d4  (第1図)が規格値におさまらないから
、マスク合せができず、位置合せ不良を検出できる。
検出後、マスクマーク4a、4bを正規の位置に合せる
このように正確にマークの位置合せをしてがら、半導体
装置の製造を行う。
上例において、ウェハーマーク対1〜3ヲ、3対形成し
たが、2対でも4対以上であってもよい。
そしてウェハーマーク1 a 、1 b s 2 a 
、  2 b 。
3a、3bの形状は必ずしも正方形状に限定されない。
また上例では、ウェハーマーク対1〜3におけるウェハ
ーマークla、lb、2a、2b、3a。
3b間の距離N1.N2. g3をそれぞれ異なったも
のとしているが、少なくとも隣り合うウェハーマーク対
間のウェハーマーク同志の距離が相違していればよい。
例えば第3図に示すように第1番目と第3番目すなわち
奇数番目のウェハーマーク対11.13間のウェハーマ
ークlla、llb、13a、13b同志ではその距離
&! 11を等しくし、偶数番目のウェハーマーク対1
2.14間のウェハ−マーク12a、12b、14a、
14b同志ではその距離N 12を等しくし、距離N 
11と距離Ill 12との長さを異らせておいてもよ
い。
[発明の効果] この発明によれば、隣り合うウェハーマーク対間では、
各対を構成している位置合せ用ウェハーマーク同志の距
離を異にするように形成しているので、誤ったマスクマ
ークの位置合せを簡単に検知することができ、不良な半
導体装置の製造を防止できる。
【図面の簡単な説明】
第1図〜第3図はこの発明に係り、 第1図(A)〜(C)はマスク合せ工程を段階的に示す
甲面図、 第2図はマスクマークを誤ってセットした状態を示す平
面図、 第3図は他の例を示す平面図、 第4図は従来例におけるマスク合せ工程を段階的に示す
平面図である。 以  上 1〜3・・ウェハーマーク対、 la、lb、2a、2bs 3a、3b位置合せ用ウェ
ハーマーク、 11〜14・ウェハーマーク対、 11a、llb、12a、12b、13a13b、14
a、14b ・・位置合せ用ウェハーマーク 以  上 出願人  株式会社 精 工 舎 日本プレシジョン・ サーキッツ株式会社

Claims (1)

  1. 【特許請求の範囲】  半導体ウェハーに形成された複数の位置合せ用ウェハ
    ーマーク対の中から、各マスク合せ工程毎に一対の上記
    ウェハーマーク対を選択して製造される半導体装置の製
    造方法において、 上記各ウェハーマーク対におけるウェハーマーク同志の
    距離を、互いに隣り合ったウェハーマーク対では異なる
    ように形成したことを特徴とする半導体装置の製造方法
JP2150723A 1990-06-09 1990-06-09 半導体装置の製造方法 Pending JPH0443625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2150723A JPH0443625A (ja) 1990-06-09 1990-06-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2150723A JPH0443625A (ja) 1990-06-09 1990-06-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0443625A true JPH0443625A (ja) 1992-02-13

Family

ID=15503004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2150723A Pending JPH0443625A (ja) 1990-06-09 1990-06-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0443625A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150631A (ja) * 1984-01-18 1985-08-08 Nec Corp ホトマスク
JPS6345818A (ja) * 1986-08-13 1988-02-26 Nec Corp 半導体製造装置の位置合わせ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150631A (ja) * 1984-01-18 1985-08-08 Nec Corp ホトマスク
JPS6345818A (ja) * 1986-08-13 1988-02-26 Nec Corp 半導体製造装置の位置合わせ方法

Similar Documents

Publication Publication Date Title
US6063529A (en) Overlay accuracy measurement mark
JPH02143544A (ja) 目合せ用バーニヤパターンを備えた半導体装置
JP6063602B1 (ja) オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法
KR100319999B1 (ko) 반도체 장치와 그의 얼라인먼트 장치 및 얼라인먼트 방법
JP2003257828A (ja) 半導体装置の製造方法
JPH0443625A (ja) 半導体装置の製造方法
US7602072B2 (en) Substrate having alignment marks and method of obtaining alignment information using the same
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
JP2001291648A (ja) 誘電体分離ウェハの位置合わせ構造およびそれを用いた検査方法
KR100321442B1 (ko) 반도체 제조 공정에서의 오버레이 측정 방법
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH0523490B2 (ja)
JPS6348420B2 (ja)
JP2001051402A (ja) フォトマスクの位置合わせ用バーニアおよびその構成方法
JP2977471B2 (ja) ウエハのアラインメントマークの配置方法
JP2003037038A (ja) 投影露光方法
JPS622764Y2 (ja)
JP2513540Y2 (ja) アライメント測定装置
KR20040003936A (ko) 반도체 소자의 얼라인 마크
KR950006446Y1 (ko) 반도체 웨이퍼의 자동 정렬키 구조
JPS62176142A (ja) 誘電体分離基板の製造方法
JPH03167817A (ja) 露光装置
JP4146827B2 (ja) 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法
JPS6053024A (ja) 半導体素子の製造方法
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법