JPS634645A - 導体膜の選択形成方法 - Google Patents

導体膜の選択形成方法

Info

Publication number
JPS634645A
JPS634645A JP14689186A JP14689186A JPS634645A JP S634645 A JPS634645 A JP S634645A JP 14689186 A JP14689186 A JP 14689186A JP 14689186 A JP14689186 A JP 14689186A JP S634645 A JPS634645 A JP S634645A
Authority
JP
Japan
Prior art keywords
film
substrate
selectively
conductor film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14689186A
Other languages
English (en)
Inventor
Takashi Ishida
尚 石田
Kanji Otsuka
寛治 大塚
Kunizo Sawara
佐原 邦造
Tomoji Niina
新名 朋次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14689186A priority Critical patent/JPS634645A/ja
Publication of JPS634645A publication Critical patent/JPS634645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は選択的に導体膜を形成する方法に関し、特に微
細なペデスタルや微細スルーホール等に利用する導体膜
を形成する方法に関するものである。
〔従来の技術〕
近年の半導体装置の微細化、高集積化に伴ってCCB技
術におけるペデスタルの微細化が要求され(また多層配
線技術におけるスルーホールの微細化が要求されてきて
いる。このため、ペデスタルやスルーホールを構成する
導体膜を微細に形成する必要があるが、ペデスタルやス
ルーホール等のように膜厚の大きな導体膜を選択的に形
成する場合には、従来の選択エツチング法をそのまま利
用することはできず、したがって従来では選択蒸着法や
リフトオフ法が利用されている。
すなわち、選択蒸着法は、パターン形成したメタル膜を
マスクに利用して蒸着を行って選択的に導体パターンを
形成する方法であり、リフトオフ法は予めレジスト等で
マスク膜を形成し、この上に導体膜を形成し、その上で
不要の導体膜をマスク膜と共に除去する方法である。
(発明が解決しようとする問題点〕 これらの方法の内、前者の方法ではメタルマスクと基板
との間の隙間によって蒸着膜に寸法上の拡がりが生じる
ことになり、微細な導体膜パターンを形成することがで
きないという問題がある。
また後者の言繕では厚いレジスト自身におけるパターン
形成精度が低下され、したがってこのレジストを用いて
の導体膜の形状制御が難しいという問題がある。
本発明の目的は、ペデスタルやスルーホール等のように
膜厚の大きな導体膜を高い精度で微細に形成することの
できる導体膜の形成方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。。
すなわち、導体膜を形成する基板の該当箇所を選択的に
加熱しながら基板表面に化学気相成長法により導体膜を
成長させる方法である。
選択的に加熱する方法としては、レーザ光等の光を選択
的に照射する方法、或いはヒータ等を選択的に配設する
方法が挙げられる。
〔作用〕
上記した手段によれば、加熱された箇所での導体膜の化
学気相成長速度が他の箇所よりも格段に大きくなり、こ
の箇所にのみ選択的に導体膜を必要な厚さに成長させる
ことができる。
〔実施例〕
(実施例1) 第1図は本発明の第1実施例を説明するための断面図で
あり、ここではヒータ加熱を利用してペデスタルとして
の導体膜を形成する方法を示している。
図において、1は表面に導体膜としてのアルミニウム膜
を選択的に形成する半導体或いは絶縁性の基板であり、
この基板の裏面には形成するアルミニウム膜のパターン
に略対応する平面形状をしたヒータ2を配設している。
また、前記基板1の表面には、耐熱性或いは熱伝導率の
低い材質からなる薄膜3を形成し、かつこの薄膜3には
形成するアルミニウム膜のパターンに対応する部分をエ
ツチング除去して窓3aを開設し、ここに前記基板1の
表面を露呈させている。
しかる上で、前記ヒータ2を用いて基板1を選択的に加
熱しながら化学気相成長(CVD)処理を行い、アルミ
ニウム膜4をCVD成長させる。
このCVD成長は反応温度によって速度が影響されるた
め、基板1が加熱されている箇所では他の部分よりも成
長速度が格段に大きくされ、この箇所、つまりヒータ2
が裏面に存在する箇所にアルミニウム膜4が成長される
。また、この成長に際しては、薄膜3によって窓3aが
あけられた所定パターン箇所以外ではヒータ2の熱が表
面に現れないため、ヒータ2が裏面に存在する箇所の内
でも更に窓3aに露呈された基板1表面のみにアルミニ
ウム膜4が成長される。この場合、前記したアルミニウ
ム膜4における成長速度差は極めて大きいため、比較的
に長い時間継続させてもアルミニウム膜4は所定の箇所
にのみ成長され、他の箇所に成長されることは殆どなく
、アルミニウム膜4を十分に厚く成長させることができ
る。
したがって、薄膜3で形成したパターン形状に従ってア
ルミニウム膜4を形成することができ、この薄膜3はフ
ォトリソグラフィ技術により高精度かつ微細にパターン
形成できるので、アルミニウム膜4をこれに合わせて高
精・度かつ微細に形成できる。同時にアルミニウム膜4
は、ペデスタルに必要とされるのに十分な厚さに形成で
きる。
(実施例2) 第2図は本発明の第2実施例であり、ここではレーザ光
を利用してスルーホールを形成する例を示している。
ここでは、基板11の表面に下層配線12を形成した上
に眉間絶縁膜13を形成し、かつこの層間絶縁膜13の
所定箇所を開口してスルーホール用の窓13aを形成し
ている。
しかる上で、このスルーホール用の窓13a内にレーザ
光ビーム14を選択的に照射し、この窓13a内に露呈
されている下層配[12の表面を選択的に加熱する。し
かる状態で化学気相成長法によりアルミニウム膜を成長
させることにより、このアルミニウム膜15はレーザ光
ビーム14が照射されて光エネルギによって加熱されて
いる箇所にのみ高い速度で成長される。他の箇所は、レ
ーザ光ビームが照射されないので加熱は殆ど行われず、
前記第1実施例と同様の理由によってアルミニウム膜1
5が成長されることはない。
これにより、スルーホール用の窓13a内にのみ層間絶
縁膜13と略同−の厚さにアルミニウム膜15が成長さ
れる。以後、この上に上層配線(図示せず)を形成する
ことにより、段差のない平坦性に優れたスルーホール構
造を得ることができる。
上記した実施例によれば次の効果を得ることができる。
(1)導体膜を形成する基板の該当箇所を、ヒータを選
択的に配置する方法等によって選択的に加熱しながら基
板表面に化学気相成長法により導体膜を成長させている
ので、加熱された箇所の基板表面での導体膜の化学気相
成長速度が他の箇所よりも格段に大きくなり、基板表面
に形成した所定パターンの薄膜を併用することにより、
この加熱した箇所に選択的にしかも必要な厚さに導体膜
を成長させることができ、導体膜を微細にかつ高精度に
形成することができる。
(2)導体膜を形成する基板の該当箇所を、レーザ光等
の光を選択的に照射する方法等によって選択的に加熱し
ながら基板表面に化学気相成長法により導体膜を成長さ
せているので、この箇所に選択的に導体膜を必要な厚さ
に成長させることができ、薄膜等を用いることなく導体
膜を微細にかつ高精度に形成することができる。
(3)加熱と化学気相成長法とを同時に行うだけで選択
的に導体膜を形成できるので、形成工程の簡略化を図る
ことができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない0例えば、第2の実施例
においては基板裏面からのヒータによる加熱を補助加熱
として利用することができる。また、第2実施例の方法
によってペデスタルを形成することもできる。なお、レ
ーザ光ビームを利用する場合には、形成するパターンが
レーザ光ビーム径よりも大きい場合にはそのままで形成
することができるが、パターンがレーザ光ビームよりも
小さい場合には第1実施例における薄膜を利用すること
が好ましい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のペデス
タルやスルーホールに適用した場合について説明したが
、それに限定されるものではなく、微細パターンの導体
膜を形成する装置の全てに適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、導体膜を形成する基板の該当箇所を、ヒータ
を選択的に配置する方法或いはレーザ光等の光を選択的
に照射する方法等によって選択的に加熱しながら基板表
面に化学気相成長法により導体膜を成長させることによ
り、加熱された箇所の基板表面での導体膜の化学気相成
長速度が他の箇所よりも格段に大きくなり、この箇所に
選択的にかつ必要な厚さに導体膜を成長させることがで
き、導体膜を微細にかつ高精度に形成することができる
。
【図面の簡単な説明】
第1図は本発明の第1実施例の断面図、第2図は本発明
の第2実施例の断面図である。 1・・・基板、2・・・ヒータ、3・・・薄膜、3a・
・・窓、4・・・アルミニウム膜、11・・・基板、1
2・・・下層配線、13・・・層間絶縁膜、13a・・
・スルーホール用窓、14・・・レーザ光ビーム、15
・・・アルミニウム膜。

Claims (1)

  1. 【特許請求の範囲】 1、基板表面に選択的に導体膜を形成する方法であって
    、前記基板の導体膜を形成する箇所を選択的に加熱しな
    がら基板表面に化学気相成長法により導体膜を成長させ
    ることを特徴とする導体膜の選択形成方法。 2、所定の平面形状のヒータで基板を選択加熱してなる
    特許請求の範囲第1項記載の導体膜の選択形成方法。 3、レーザ光ビームを所定のパターンで照射して選択加
    熱してなる特許請求の範囲第1項記載の導体膜の選択形
    成方法。
JP14689186A 1986-06-25 1986-06-25 導体膜の選択形成方法 Pending JPS634645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14689186A JPS634645A (ja) 1986-06-25 1986-06-25 導体膜の選択形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14689186A JPS634645A (ja) 1986-06-25 1986-06-25 導体膜の選択形成方法

Publications (1)

Publication Number Publication Date
JPS634645A true JPS634645A (ja) 1988-01-09

Family

ID=15417911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14689186A Pending JPS634645A (ja) 1986-06-25 1986-06-25 導体膜の選択形成方法

Country Status (1)

Country Link
JP (1) JPS634645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124237A (ja) * 1987-11-09 1989-05-17 Nec Corp 配線形成方法および装置
JPH0359272U (ja) * 1989-10-16 1991-06-11

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124237A (ja) * 1987-11-09 1989-05-17 Nec Corp 配線形成方法および装置
JPH0359272U (ja) * 1989-10-16 1991-06-11

Similar Documents

Publication Publication Date Title
CA1204883A (en) Semiconductor device and manufacturing process thereof
US4489101A (en) Pattern forming method
JPH10190192A (ja) 印刷回路板製造プロセス
DE69125210D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
JPS58207699A (ja) 配線回路基板の製造方法
US5089443A (en) Method of making a semiconductor heat sink
JPH02140931A (ja) 孤立伝送線とその製造方法
JP2570857B2 (ja) 半導体装置の製造方法
JPS59114829A (ja) 窒化シリコン膜の製造方法
KR930024103A (ko) 반도체 장치의 제조방법
JPS63119239A (ja) 半導体装置の製造方法
JP2543891B2 (ja) 微細パタ−ンの形成方法
JPS6035825B2 (ja) 半導体装置の製造方法
JP2000208626A (ja) 半導体装置の製造方法
JPH023926A (ja) 配線の形成方法
JPH03268328A (ja) 配線形成方法
JPS6011458B2 (ja) 半導体装置の製造方法
JPH053194A (ja) パターンの作製方法
JPH023229A (ja) 半導体装置の製造方法
JPS63237547A (ja) 半導体装置の製造方法
JPH01115137A (ja) 配線の形成方法
JPS58176931A (ja) 素子の製造方法
JPS6265426A (ja) 半導体への溝又は穴あけ方法
JPS59186328A (ja) エツチング方法
JPH01181418A (ja) 半導体装置の製造方法