JPH03268328A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH03268328A JPH03268328A JP6617890A JP6617890A JPH03268328A JP H03268328 A JPH03268328 A JP H03268328A JP 6617890 A JP6617890 A JP 6617890A JP 6617890 A JP6617890 A JP 6617890A JP H03268328 A JPH03268328 A JP H03268328A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- wiring formation
- laser beam
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 15
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線形成方法、特に半導体装置の配線形成方
法に関するものである。
法に関するものである。
従来技術による配線形成、特に多層配線に適するように
表面を平坦化した配線形成は、次のような３段階の工程
が一般的に用いられてきた。
表面を平坦化した配線形成は、次のような３段階の工程
が一般的に用いられてきた。
すなわち、第１工程において、スパッタによって堆積さ
れた配線用金属材料を、ドライ・エツチングなどでパタ
ーン形成し、第２工程において、プラズマＣＶＤ法やス
パッタ法などを用いて、配線絶縁膜を形成し、第３工程
において、ポリイミド塗布法やエッチバック法などを用
いて、配線交差部やスルーホール部での段差の平坦化を
行っていた。
れた配線用金属材料を、ドライ・エツチングなどでパタ
ーン形成し、第２工程において、プラズマＣＶＤ法やス
パッタ法などを用いて、配線絶縁膜を形成し、第３工程
において、ポリイミド塗布法やエッチバック法などを用
いて、配線交差部やスルーホール部での段差の平坦化を
行っていた。
しかしながら、前述した従来技術に係る配線方法によれ
ば、最低３工程必要であり、工程数がかかり過ぎた。特
に配線を多層化した場合、各層について３工程ずつ必要
となり、工程の簡略化が望まれていた。
ば、最低３工程必要であり、工程数がかかり過ぎた。特
に配線を多層化した場合、各層について３工程ずつ必要
となり、工程の簡略化が望まれていた。
また、従来の配線方法による段差の平坦化では、完全に
平坦にすることは困難であった。従って、配線を多層化
すると表面の段差が著しくなり、上層配線の短絡、断線
が発生する。
平坦にすることは困難であった。従って、配線を多層化
すると表面の段差が著しくなり、上層配線の短絡、断線
が発生する。
そこで本発明は、工程数が削減され、かつ信頼性の高い
配線形成方法を提供することを目的とする。
配線形成方法を提供することを目的とする。
このような課題を解決するため、本発明は、熱によって
分解し導電体に変化する絶縁物質を基板または層間膜上
に堆積させて、絶縁膜を形成する第１の工程と、この絶
縁膜にレーザービームを走査させ、配線を形成する第２
の工程とを含んで構成される。
分解し導電体に変化する絶縁物質を基板または層間膜上
に堆積させて、絶縁膜を形成する第１の工程と、この絶
縁膜にレーザービームを走査させ、配線を形成する第２
の工程とを含んで構成される。
絶縁膜にレーザービームが照射されると、絶縁膜が導電
体に変わって配線となる。
体に変わって配線となる。
以下、添付図面の第１図を参照して本発明の一実施例を
説明する。
説明する。
同図はＭＥＳＦＥＴ製造工程における、本実施例に係る
配線の形成工程を示す断面斜視図である。
配線の形成工程を示す断面斜視図である。
同図（ａ）は、半導体装置１０の表面に、比較的低温で
分解され導電体に変化する絶縁物質を堆積させた第１の
工程における断面斜視図である。
分解され導電体に変化する絶縁物質を堆積させた第１の
工程における断面斜視図である。
本実施例では、半導体装置１０としてソース電極１１、
ゲート電極１２、ドレイン電極１３から形成されたＭＥ
ＳＦＥＴが用いられているが、その他の半導体装置でも
よい。
ゲート電極１２、ドレイン電極１３から形成されたＭＥ
ＳＦＥＴが用いられているが、その他の半導体装置でも
よい。
絶縁膜２０はスパッタリング等で半導体装置１０上に堆
積される。ここでは、絶縁膜２０として、例えばＣｕ
ａ Ｎが用いられている。堆積の条件は、例えばＲＦパ
ワー２００Ｗ／ｃｄ、 Ａ ｒガス圧２ 、 ６１Ｔｏ
ｒｒである。
積される。ここでは、絶縁膜２０として、例えばＣｕ
ａ Ｎが用いられている。堆積の条件は、例えばＲＦパ
ワー２００Ｗ／ｃｄ、 Ａ ｒガス圧２ 、 ６１Ｔｏ
ｒｒである。
同図（ｂ）は、絶縁膜２０の表面からレーザービーム３
１を走査させて、配線を形成する第２の工程における断
面斜視図である。
１を走査させて、配線を形成する第２の工程における断
面斜視図である。
第１の工程で形成された絶縁膜２０の上部に、レーザー
発生装置３０が設置されている。このレーザー発生装置
３０から、口径１〜２μｍ程度に絞ったレーザービーム
３１が照射される。そして、絶縁膜２０の表面において
配線すべき部分に沿ってレーザービーム３１を走査する
。絶縁体２０は、このとき発生する熱によって絶縁物質
が分解され、導電体である配線４０に変化する。レーザ
ービーム３１には、エキシマレーザ−（ＡｒＦ、λ−１
９３ｒ＋ａ＋ｓ １０ｗｅ）などが用いられる。
発生装置３０が設置されている。このレーザー発生装置
３０から、口径１〜２μｍ程度に絞ったレーザービーム
３１が照射される。そして、絶縁膜２０の表面において
配線すべき部分に沿ってレーザービーム３１を走査する
。絶縁体２０は、このとき発生する熱によって絶縁物質
が分解され、導電体である配線４０に変化する。レーザ
ービーム３１には、エキシマレーザ−（ＡｒＦ、λ−１
９３ｒ＋ａ＋ｓ １０ｗｅ）などが用いられる。
以上の２工程で配線が形成されるが、配線形成によって
は絶縁膜２０表面に段差が発生しない。
は絶縁膜２０表面に段差が発生しない。
このため表面を平坦化する工程が省略できる。また配線
を多層化した場合でもあっても絶縁膜２０表面に段差が
発生することはないので、信頼性の高い半導体装置が製
造できる。
を多層化した場合でもあっても絶縁膜２０表面に段差が
発生することはないので、信頼性の高い半導体装置が製
造できる。
なお、絶縁膜２０の材質として本実施例ではＣｕ ３Ｎ
を用いているが、例えばＰｂＯを絶縁物質として用いて
も、同様の効果が得られる。
を用いているが、例えばＰｂＯを絶縁物質として用いて
も、同様の効果が得られる。
本発明は、配線形成工程において、マスクなしに任意の
パターン形成ができるなど、工程内容の簡略化を図るこ
とができる。また表面を平坦化する工程がいらないため
、工程数の削減を図ることができる。
パターン形成ができるなど、工程内容の簡略化を図るこ
とができる。また表面を平坦化する工程がいらないため
、工程数の削減を図ることができる。
さらに、配線形成工程では段差が生じないため、歩留ま
りを良くすることができ、信頼性を向上させることがで
きる。
りを良くすることができ、信頼性を向上させることがで
きる。
第１図はこの発明の一実施例に係る配線の形成工程を示
す断面斜視図である。 １０・・・半導体装置、１１・・・ソース電極、１２・
・・ゲート電極、１３・・・ドレイン電極、２０・・・
絶縁膜、３０・・・レーザー発生装置、３１・・・レー
ザービーム、４０・・・配線。
す断面斜視図である。 １０・・・半導体装置、１１・・・ソース電極、１２・
・・ゲート電極、１３・・・ドレイン電極、２０・・・
絶縁膜、３０・・・レーザー発生装置、３１・・・レー
ザービーム、４０・・・配線。
Claims (1)
- 【特許請求の範囲】 熱を与えると導電体に変化する絶縁物質を基板または層
間膜上に堆積させて、絶縁膜を形成する第１の工程と、 この絶縁膜にレーザービームを走査させ、配線を形成す
る第２の工程とを含んで構成されることを特徴とする配
線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6617890A JPH03268328A (ja) | 1990-03-16 | 1990-03-16 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6617890A JPH03268328A (ja) | 1990-03-16 | 1990-03-16 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03268328A true JPH03268328A (ja) | 1991-11-29 |
Family
ID=13308333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6617890A Pending JPH03268328A (ja) | 1990-03-16 | 1990-03-16 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03268328A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015147561A1 (ko) * | 2014-03-26 | 2015-10-01 | 전자부품연구원 | 전도체 패턴의 형성이 용이한 복합소재와 그 복합소재를 제조하는 방법 및 상기 복합소재에서 시드 소재인 구리질화물 및 그 구리질화물을 합성하는 방법 |
-
1990
- 1990-03-16 JP JP6617890A patent/JPH03268328A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015147561A1 (ko) * | 2014-03-26 | 2015-10-01 | 전자부품연구원 | 전도체 패턴의 형성이 용이한 복합소재와 그 복합소재를 제조하는 방법 및 상기 복합소재에서 시드 소재인 구리질화물 및 그 구리질화물을 합성하는 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JPH08250596A (ja) | 半導体装置の金属配線形成方法 | |
| JPS58207699A (ja) | 配線回路基板の製造方法 | |
| JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH03268328A (ja) | 配線形成方法 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPH09270464A (ja) | 微細空中配線の作製方法 | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| US5397743A (en) | Method of making a semiconductor device | |
| JP2784797B2 (ja) | 配線形成方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| KR970007107B1 (ko) | 반도체 소자의 평탄화막 형성 방법 | |
| JP2616745B2 (ja) | 超伝導層間のコンタクト構造及びその製造方法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPS63157438A (ja) | Ｉｃ素子並びにｉｃ素子における配線接続方法 | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 | |
| KR100220943B1 (ko) | 반도체 소자의 콘택 형성방법 및 그 장치 | |
| JPS61145846A (ja) | 半導体装置の製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPH05206285A (ja) | 多層配線形成方法 | |
| JPS6092633A (ja) | 半導体装置の製法 | |
| JPH053194A (ja) | パターンの作製方法 |