JPS634646A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS634646A JPS634646A JP14882486A JP14882486A JPS634646A JP S634646 A JPS634646 A JP S634646A JP 14882486 A JP14882486 A JP 14882486A JP 14882486 A JP14882486 A JP 14882486A JP S634646 A JPS634646 A JP S634646A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- doped silicon
- oxide film
- nsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、絶縁膜に電極窓部などの貫通孔を形成する
工程を備えた半導体装置の製法に関するものである。
工程を備えた半導体装置の製法に関するものである。
従来、半導体素子の絶縁膜としては、ノンドープシリコ
ン酸化膜（Ｎ Ｓ Ｇ （Ｎｏｎ ｄｏｐｅｄ ｓｉｌ
ｉｃａｔｅｇｌａｓｓ ）膜〕、リンドープシリコン酸
化膜（ｐｓＧ （Ｐｈｏｓｐｈｏｒｕｓ ５ｉｌｉｃａ
ｔｅ ｇｌａｓｓ ）膜）、ＮＳＣ膜の３層をそれぞれ
気相成長法などで形成して積層した３層構造のものがあ
る。このような３層構造にするのは、ＮＳＣ膜１層だけ
で必要な厚み（たとえば、８０００〜９０００人である
がこのイ直に限るものではない）の絶縁膜を形成すると
、クラックが入りやすく、不良が発生するからである。
ン酸化膜（Ｎ Ｓ Ｇ （Ｎｏｎ ｄｏｐｅｄ ｓｉｌ
ｉｃａｔｅｇｌａｓｓ ）膜〕、リンドープシリコン酸
化膜（ｐｓＧ （Ｐｈｏｓｐｈｏｒｕｓ ５ｉｌｉｃａ
ｔｅ ｇｌａｓｓ ）膜）、ＮＳＣ膜の３層をそれぞれ
気相成長法などで形成して積層した３層構造のものがあ
る。このような３層構造にするのは、ＮＳＣ膜１層だけ
で必要な厚み（たとえば、８０００〜９０００人である
がこのイ直に限るものではない）の絶縁膜を形成すると
、クラックが入りやすく、不良が発生するからである。
また、ＰＳＧは不純物を取り込む効果があるため、ＰＳ
Ｇ膜をＮＳＣ膜で挟む形にしている。
Ｇ膜をＮＳＣ膜で挟む形にしている。
この積層絶縁膜に電極窓部などの貫通孔を開孔させる場
合、電極窓部以外の領域をホトレジストで被覆し、この
レジストをマスクとして、電極窓部の積層絶縁膜をフッ
化水素酸（ＨＦ）系液でエツチングする（腐食除去する
）ことにより行っている。しかし、上記ＮＳＣ膜とＰＳ
Ｇ膜のフッ化水素酸系液に対するエツチング速度を比べ
ると、ＰＳＧ膜の方が速いため、上記３層積層絶縁膜を
連続してエツチングすると、第３図にみるように、電極
窓部側面におし）てＰＳＧ膜４の上側の第２ＮＳＧ膜５
が庇状に突き出すように残る。この後、電極となるＡｌ
膜６をスパッタ法、真空蒸着法などで付着させると、Ａ
ｌ膜の段切れが生じる（第３図参照）。図中、１はシリ
コン基板、２は不純物拡散領域、３は第１ＮＳＧ膜であ
る。
合、電極窓部以外の領域をホトレジストで被覆し、この
レジストをマスクとして、電極窓部の積層絶縁膜をフッ
化水素酸（ＨＦ）系液でエツチングする（腐食除去する
）ことにより行っている。しかし、上記ＮＳＣ膜とＰＳ
Ｇ膜のフッ化水素酸系液に対するエツチング速度を比べ
ると、ＰＳＧ膜の方が速いため、上記３層積層絶縁膜を
連続してエツチングすると、第３図にみるように、電極
窓部側面におし）てＰＳＧ膜４の上側の第２ＮＳＧ膜５
が庇状に突き出すように残る。この後、電極となるＡｌ
膜６をスパッタ法、真空蒸着法などで付着させると、Ａ
ｌ膜の段切れが生じる（第３図参照）。図中、１はシリ
コン基板、２は不純物拡散領域、３は第１ＮＳＧ膜であ
る。
他方、リフロー法を用いて、前記ＡＡ膜の段切れ（断線
）を防止する方法がある。しかし、このリフロー法では
、ＰＳＧ膜をリフローさせるための熱処理工程が追加さ
れることになり、工程数が増加する。しかも、この熱処
理は、少なくとも１０５０℃以上の温度を必要とし、こ
の温度で熱処理を行うと、不純物拡散領域の拡散深さが
増加し、浅い拡散深さを制御するような微細加工には適
さない。
）を防止する方法がある。しかし、このリフロー法では
、ＰＳＧ膜をリフローさせるための熱処理工程が追加さ
れることになり、工程数が増加する。しかも、この熱処
理は、少なくとも１０５０℃以上の温度を必要とし、こ
の温度で熱処理を行うと、不純物拡散領域の拡散深さが
増加し、浅い拡散深さを制御するような微細加工には適
さない。
この発明は、以上のことに鑑みて、Ａｌ膜など、前記３
Ｎｖｉ層絶縁膜の上に形成される膜の段切れが生じたす
せず、工程数が増加せず、しかも、微細加工にも適した
半導体装置の製法を提供することを目的とする。
Ｎｖｉ層絶縁膜の上に形成される膜の段切れが生じたす
せず、工程数が増加せず、しかも、微細加工にも適した
半導体装置の製法を提供することを目的とする。
この発明は、上記の目的を達成するために、不純物拡散
領域を形成した半導体基板の表面に、第１ノンドープシ
リコン酸化膜、リンドープシリコン酸化膜および第２ノ
ンドープシリコン酸化膜の順で積層された絶縁膜が形成
されているとともに、前記絶縁膜にエツチングにより前
記半導体基板表面に達する貫通孔が形成されている半導
体装置を得るにあたり、前記半導体基板の表面にあらか
じめ第１ノンドープシリコン酸化膜およびリンドープシ
１）コン酸化膜を積層しておき、これら両膜をエツチン
グして前記半導体基板表面に達する貫通孔を形成したの
ち、リンドープシリコン酸化膜の上に第２ノンドープシ
リコン酸化膜を積層させることを特徴とする半導体装置
の製法を要旨としている。
領域を形成した半導体基板の表面に、第１ノンドープシ
リコン酸化膜、リンドープシリコン酸化膜および第２ノ
ンドープシリコン酸化膜の順で積層された絶縁膜が形成
されているとともに、前記絶縁膜にエツチングにより前
記半導体基板表面に達する貫通孔が形成されている半導
体装置を得るにあたり、前記半導体基板の表面にあらか
じめ第１ノンドープシリコン酸化膜およびリンドープシ
１）コン酸化膜を積層しておき、これら両膜をエツチン
グして前記半導体基板表面に達する貫通孔を形成したの
ち、リンドープシリコン酸化膜の上に第２ノンドープシ
リコン酸化膜を積層させることを特徴とする半導体装置
の製法を要旨としている。
以下に、この発明を、その実施例をあられす図面を参照
しながら詳しく説明する。
しながら詳しく説明する。
第１図ｆａ）〜（８１は、この発明の１実施例をあられ
す。不純物拡散領域２を有するシリコン基板ｌの表面（
−主面）に、第１ＮＳＧ膜３とＰＳＧ膜４をこの順に、
ＳｉＨ４ガス系およびＰＨ，ガス系の化学反応を利用し
た気相成長法（たとえば、Ｌ。
す。不純物拡散領域２を有するシリコン基板ｌの表面（
−主面）に、第１ＮＳＧ膜３とＰＳＧ膜４をこの順に、
ＳｉＨ４ガス系およびＰＨ，ガス系の化学反応を利用し
た気相成長法（たとえば、Ｌ。
ｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ： Ｌ Ｐ ＣＶＤ）で積層さ
せる（図（ａ）参照）。
ｄｅｐｏｓｉｔｉｏｎ： Ｌ Ｐ ＣＶＤ）で積層さ
せる（図（ａ）参照）。
つぎに、ホトレジスト膜７ａをパターン化し、このホト
レジスト膜７ａをマスクとして、ＰＳＧ１１５！４と第
１ＮＳＧ膜３をフッ化水素酸（ＨＦ）基液で連続エツチ
ングし、不純物拡散領域２に達する第１の貫通孔８を形
成する（図ｔｂ＞参照）。このとき、ＨＦ系液に対する
エツチング速度は、第１ＮＳＧ膜３よりもｐｓｃ膜４の
方が速いため、横方向へのエツチング量もＰＳＧ膜４の
方が第１ＮＳＧ膜３よりも多く、図（ｂｌにみるような
側面に傾斜く階段状の段差または板状の傾斜など）を有
する第１の貫通孔８が得られる。
レジスト膜７ａをマスクとして、ＰＳＧ１１５！４と第
１ＮＳＧ膜３をフッ化水素酸（ＨＦ）基液で連続エツチ
ングし、不純物拡散領域２に達する第１の貫通孔８を形
成する（図ｔｂ＞参照）。このとき、ＨＦ系液に対する
エツチング速度は、第１ＮＳＧ膜３よりもｐｓｃ膜４の
方が速いため、横方向へのエツチング量もＰＳＧ膜４の
方が第１ＮＳＧ膜３よりも多く、図（ｂｌにみるような
側面に傾斜く階段状の段差または板状の傾斜など）を有
する第１の貫通孔８が得られる。
続いて、ホトレジスト膜７ａを除去し、第１ＮＳＧ膜３
およびＰＳＧ膜４からなる積層絶縁膜、および、第１の
貫通孔の上に、第２ＮＳＧ膜５を気相成長法などで積層
させる′（図（Ｃ１参照）。このとき、前記第１の貫通
孔８形成時にできた側面の傾斜により、第２ＮＳＧ膜５
は、なだらかな傾斜をもって開孔部を被覆することがで
き、庇状に突き出すことがない。あるいは、第２ＮＳＧ
膜５をＰＳＧ膜４の上にのみ形成しても庇状に突き出す
ことがない。こうした場合、第２の貫通孔９を形成しな
くてよいので、第２ＮＳＧ膜５をエツチングする工程が
なくてすむ。
およびＰＳＧ膜４からなる積層絶縁膜、および、第１の
貫通孔の上に、第２ＮＳＧ膜５を気相成長法などで積層
させる′（図（Ｃ１参照）。このとき、前記第１の貫通
孔８形成時にできた側面の傾斜により、第２ＮＳＧ膜５
は、なだらかな傾斜をもって開孔部を被覆することがで
き、庇状に突き出すことがない。あるいは、第２ＮＳＧ
膜５をＰＳＧ膜４の上にのみ形成しても庇状に突き出す
ことがない。こうした場合、第２の貫通孔９を形成しな
くてよいので、第２ＮＳＧ膜５をエツチングする工程が
なくてすむ。
つぎに、ホトレジスト膜７ｂをマスクとして、第１の貫
通孔８内のシリコン基板１の部分の上の第２ＮＳＧ膜５
（この場合、電極窓部の第２ＮＳＧ膜５）をＨＦ系液で
エツチングし、不純物拡散領域２に達する第２の貫通孔
９を形成する（図（ｄｌ参照）。
通孔８内のシリコン基板１の部分の上の第２ＮＳＧ膜５
（この場合、電極窓部の第２ＮＳＧ膜５）をＨＦ系液で
エツチングし、不純物拡散領域２に達する第２の貫通孔
９を形成する（図（ｄｌ参照）。
続いて、ホトレジスト膜７ｂを除去したのち、第２の貫
通孔９に接して（第２の貫通孔９の上に）、Ａ１膜６を
、スパッタ法または真空蒸着法などの方法により付着さ
せる（図（ｅｌ参照）。第２の貫通孔９の側面がなだら
かな傾斜を有しているので、従来の方法で生じていたよ
うなＡ１膜の断切れが生じていない。このあと、Ａｌ膜
６をホトレジスト膜マスクなどによる処理法で、回路配
線とし、半導体装置として完成する。
通孔９に接して（第２の貫通孔９の上に）、Ａ１膜６を
、スパッタ法または真空蒸着法などの方法により付着さ
せる（図（ｅｌ参照）。第２の貫通孔９の側面がなだら
かな傾斜を有しているので、従来の方法で生じていたよ
うなＡ１膜の断切れが生じていない。このあと、Ａｌ膜
６をホトレジスト膜マスクなどによる処理法で、回路配
線とし、半導体装置として完成する。
第２図は、この発明にかかる製法の別の１実施例により
得られた半導体装置、ＭＯＳ （Ｍｅｔａｌ ０ｘｉｄ
ｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ） ）ランジスタ
の１部をあられす。図中、第１図（ａｌ〜（ｅ）と同じ
ものには同じ番号を付している。この半導体装置のよう
に、第１ＮＳＧ膜・ｐｓｃ膜・第２ＮＳＧ膜の３層が積
層されている絶縁膜は、半導体基板の上に直接形成され
ず、半導体基板の上に形成されたゲート酸化膜（ＧＯＸ
）など他の膜の上に形成されるようであってもよい。こ
のゲート酸化膜１０は、ＭＯＳトランジスタのドレイン
、ソースに流れる電流を制御するためのものであり、た
とえば、酸化雰囲気（０□またはＨ２Ｏ）中で９００〜
１０００℃程度の熱を加えて形成される。
得られた半導体装置、ＭＯＳ （Ｍｅｔａｌ ０ｘｉｄ
ｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ ） ）ランジスタ
の１部をあられす。図中、第１図（ａｌ〜（ｅ）と同じ
ものには同じ番号を付している。この半導体装置のよう
に、第１ＮＳＧ膜・ｐｓｃ膜・第２ＮＳＧ膜の３層が積
層されている絶縁膜は、半導体基板の上に直接形成され
ず、半導体基板の上に形成されたゲート酸化膜（ＧＯＸ
）など他の膜の上に形成されるようであってもよい。こ
のゲート酸化膜１０は、ＭＯＳトランジスタのドレイン
、ソースに流れる電流を制御するためのものであり、た
とえば、酸化雰囲気（０□またはＨ２Ｏ）中で９００〜
１０００℃程度の熱を加えて形成される。
なお、この発明は、上記の実施例にかぎられない。絶縁
膜をエツチングする液は、ＮＳＣ膜に対するエツチング
速度よりもＰＳＧ膜に対するエツチング速度の方が速い
ものであれば、フッ化水素酸基液以外のものも使用でき
る。フ・７化水素酸系液としては、フン化水素酸単独の
もの、フン化水素酸と他の物質とが混合されたものなど
種々用いられる。半導体基板は、シリコン基板以外のも
のが用いられてもよく、Ｐ形のもの、Ｎ形のものでもよ
い。貫通孔は、半導体基板の不純物拡散領域以外の部分
に達するよう形成されてもよい。不純物拡散領域は、Ｐ
形、Ｎ形のいずれであってもよい。第１ＮＳＧ膜、ＰＳ
Ｇ膜、第２ＮＳＧ膜はそれぞれ上記の方法以外の方法で
形成されてもよい。第１ＮＳＧ膜、ｐｓｃ膜、第２ＮＳ
Ｇ膜の順で積層されてなる絶縁膜（積層絶縁膜）に上記
のようにして貫通孔を形成したのち、その上に形成する
膜はＡｌ膜などの金属膜以外のものでもよい。
膜をエツチングする液は、ＮＳＣ膜に対するエツチング
速度よりもＰＳＧ膜に対するエツチング速度の方が速い
ものであれば、フッ化水素酸基液以外のものも使用でき
る。フ・７化水素酸系液としては、フン化水素酸単独の
もの、フン化水素酸と他の物質とが混合されたものなど
種々用いられる。半導体基板は、シリコン基板以外のも
のが用いられてもよく、Ｐ形のもの、Ｎ形のものでもよ
い。貫通孔は、半導体基板の不純物拡散領域以外の部分
に達するよう形成されてもよい。不純物拡散領域は、Ｐ
形、Ｎ形のいずれであってもよい。第１ＮＳＧ膜、ＰＳ
Ｇ膜、第２ＮＳＧ膜はそれぞれ上記の方法以外の方法で
形成されてもよい。第１ＮＳＧ膜、ｐｓｃ膜、第２ＮＳ
Ｇ膜の順で積層されてなる絶縁膜（積層絶縁膜）に上記
のようにして貫通孔を形成したのち、その上に形成する
膜はＡｌ膜などの金属膜以外のものでもよい。
この発明の半導体装置の製法は、以上にみるように、不
純物拡散領域を形成した半導体基板の表面に、あらかじ
め第１ノンドープシリコン酸化膜およびリンドープシリ
コン酸化膜を積層しておき、これら両膜をエツチングし
て前記半導体基板表面に達する貫通孔を形成したのち、
リンドープシリコン酸化膜の上に第２ノンドープシリコ
ン酸化膜を積層させることを特徴とするので、なだらか
な傾斜を有する電極窓などの貫通孔を形成することがで
きる。第２ＮＳＧ膜が庇状に貫通孔の開孔部へ突き出す
ことがなくなるので、Ａｌ膜などその上に形成される膜
の段切れが生じなくなり、配線の断線不良などを解消さ
せることができる。また、リフロー法の場合のような熱
処理を追加する必要がなく、浅い拡１１に深さを制御す
る微細加工にも適している。
純物拡散領域を形成した半導体基板の表面に、あらかじ
め第１ノンドープシリコン酸化膜およびリンドープシリ
コン酸化膜を積層しておき、これら両膜をエツチングし
て前記半導体基板表面に達する貫通孔を形成したのち、
リンドープシリコン酸化膜の上に第２ノンドープシリコ
ン酸化膜を積層させることを特徴とするので、なだらか
な傾斜を有する電極窓などの貫通孔を形成することがで
きる。第２ＮＳＧ膜が庇状に貫通孔の開孔部へ突き出す
ことがなくなるので、Ａｌ膜などその上に形成される膜
の段切れが生じなくなり、配線の断線不良などを解消さ
せることができる。また、リフロー法の場合のような熱
処理を追加する必要がなく、浅い拡１１に深さを制御す
る微細加工にも適している。
第１図（ａｌ〜ｔｅｌはこの発明の半導体装置の製法の
１実施例をあられす断面−部分図、第２図はこの発明の
半導体装置の製法の別の１実施例により得られた半導体
装置の一部をあられす断面図、第３図は従来の製法によ
りつくられた半導体装置の一部をあられす断面図である
。 １・・・シリコン基板 ２・・・不純物拡散領域 ３・
・・第１ＮＳＧ膜 ４・・・ＰＳＧ膜 ５・・・第２Ｎ
ＳＧ膜６・・・Ａｌ膜 ８・・・第１の貫通孔 ９・・
・第２の貫通孔
１実施例をあられす断面−部分図、第２図はこの発明の
半導体装置の製法の別の１実施例により得られた半導体
装置の一部をあられす断面図、第３図は従来の製法によ
りつくられた半導体装置の一部をあられす断面図である
。 １・・・シリコン基板 ２・・・不純物拡散領域 ３・
・・第１ＮＳＧ膜 ４・・・ＰＳＧ膜 ５・・・第２Ｎ
ＳＧ膜６・・・Ａｌ膜 ８・・・第１の貫通孔 ９・・
・第２の貫通孔
Claims (1)
- （１）不純物拡散領域を形成した半導体基板の表面に、
第１ノンドープシリコン酸化膜、リンドープシリコン酸
化膜および第２ノンドープシリコン酸化膜の順で積層さ
れた絶縁膜が形成されているとともに、前記絶縁膜にエ
ッチングにより前記半導体基板表面に達する貫通孔が形
成されている半導体装置を得るにあたり、前記半導体基
板の表面にあらかじめ第１ノンドープシリコン酸化膜お
よびリンドープシリコン酸化膜を積層しておき、これら
両膜をエッチングして前記半導体基板表面に達する貫通
孔を形成したのち、リンドープシリコン酸化膜の上に第
２ノンドープシリコン酸化膜を積層させることを特徴と
する半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14882486A JPS634646A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14882486A JPS634646A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634646A true JPS634646A (ja) | 1988-01-09 |
Family
ID=15461544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14882486A Pending JPS634646A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642335A (en) * | 1987-06-24 | 1989-01-06 | Nec Corp | Manufacture of semiconductor device |
| JP2017059785A (ja) * | 2015-09-18 | 2017-03-23 | サンケン電気株式会社 | 半導体装置 |
-
1986
- 1986-06-24 JP JP14882486A patent/JPS634646A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642335A (en) * | 1987-06-24 | 1989-01-06 | Nec Corp | Manufacture of semiconductor device |
| JP2017059785A (ja) * | 2015-09-18 | 2017-03-23 | サンケン電気株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4826781A (en) | Semiconductor device and method of preparation | |
| JPH0228902B2 (ja) | ||
| US4210993A (en) | Method for fabricating a field effect transistor | |
| US4363830A (en) | Method of forming tapered contact holes for integrated circuit devices | |
| JPH0415619B2 (ja) | ||
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS6230494B2 (ja) | ||
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JP2707538B2 (ja) | 半導体装置の製造方法 | |
| JPS5823745B2 (ja) | Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS6120154B2 (ja) | ||
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH02216834A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS6145859B2 (ja) | ||
| JPS60111422A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS61147575A (ja) | 半導体装置の製造方法 |