JPS6346597B2 - - Google Patents
Info
- Publication number
- JPS6346597B2 JPS6346597B2 JP9081178A JP9081178A JPS6346597B2 JP S6346597 B2 JPS6346597 B2 JP S6346597B2 JP 9081178 A JP9081178 A JP 9081178A JP 9081178 A JP9081178 A JP 9081178A JP S6346597 B2 JPS6346597 B2 JP S6346597B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gold
- layer
- ceramic
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置等を実装するため
の多層回路基板に関する。
の多層回路基板に関する。
高速電子機器に用いられる半導体集積回路装置
を実装するための多層回路基板は誘電率が小さく
熱伝導率が大きな絶縁材料と電気低抗の小さな導
体材料とから構成され、かつ導体層へ配線パター
ンが寸法精度良く、高密度に形成できることが要
求されている。従来の多層回路基板は、高温で焼
成したセラミツク基板表面全面に導体ペーストと
絶縁ペーストとを交互にスクリーン印刷塗布し、
各層毎に焼成を行ない、バイヤホール、配線パタ
ーン等を形成する工程をくり返して積層形成する
方法により製造されている。
を実装するための多層回路基板は誘電率が小さく
熱伝導率が大きな絶縁材料と電気低抗の小さな導
体材料とから構成され、かつ導体層へ配線パター
ンが寸法精度良く、高密度に形成できることが要
求されている。従来の多層回路基板は、高温で焼
成したセラミツク基板表面全面に導体ペーストと
絶縁ペーストとを交互にスクリーン印刷塗布し、
各層毎に焼成を行ない、バイヤホール、配線パタ
ーン等を形成する工程をくり返して積層形成する
方法により製造されている。
このような多層回路基板の導体材料としては、
導体抵抗が小さく、酸素雰囲気中での焼成が可能
な金が主として用いられ、絶縁材料としては誘電
率が低く、熱伝導率の高いガラス、結晶化ガラ
ス、ガラス・セラミツク等が用いられている。
導体抵抗が小さく、酸素雰囲気中での焼成が可能
な金が主として用いられ、絶縁材料としては誘電
率が低く、熱伝導率の高いガラス、結晶化ガラ
ス、ガラス・セラミツク等が用いられている。
しかし、従来金導体層と、例えば誘電率が低
く、熱電導率の高いガラス・セラミツク等の絶縁
層とを印刷して積層焼成する際に、該金導体層表
面にふくれが発生する問題があつた。すなわち、
該ふくれは通常1Cm2当り10個程度発生し、導体
層と絶縁層との間の剥離および導体回路の断線の
要因となりまた、焼成回数が増し、多層化が進む
につれて発生しやすくなる傾向があり、従つて５
〜６層以上の従来の多層セラミツク回路基板は著
しく信頼性の低いものであつた。
く、熱電導率の高いガラス・セラミツク等の絶縁
層とを印刷して積層焼成する際に、該金導体層表
面にふくれが発生する問題があつた。すなわち、
該ふくれは通常1Cm2当り10個程度発生し、導体
層と絶縁層との間の剥離および導体回路の断線の
要因となりまた、焼成回数が増し、多層化が進む
につれて発生しやすくなる傾向があり、従つて５
〜６層以上の従来の多層セラミツク回路基板は著
しく信頼性の低いものであつた。
本発明は上述のふくれの発生を防止した信頼性
の高いセラミツク多層回路基板を提供するもの
で、絶縁基板面上に順次積層される導体層と絶縁
層との間に前記絶縁層とのぬれ性の良い金属薄膜
を介在させたことを特徴とするものである。
の高いセラミツク多層回路基板を提供するもの
で、絶縁基板面上に順次積層される導体層と絶縁
層との間に前記絶縁層とのぬれ性の良い金属薄膜
を介在させたことを特徴とするものである。
本発明は、ふくれの発生の原因がガラス、結晶
化ガラス、ガラス・セラミツク等の酸化物を主成
分とした誘電率が小さく、熱伝導率が大きな絶縁
層と金導体層との高温焼成時のぬれ性が悪く、金
導体層と絶縁層との接触角度が大きく、接触面積
が小さいためであると考え、金導体層よりも前記
絶縁層とのぬれ性の優れた金属薄膜を金導体層と
絶縁層との間に介在させたところ、ふくれの発生
が減少することを発見したことに基づくものであ
る。
化ガラス、ガラス・セラミツク等の酸化物を主成
分とした誘電率が小さく、熱伝導率が大きな絶縁
層と金導体層との高温焼成時のぬれ性が悪く、金
導体層と絶縁層との接触角度が大きく、接触面積
が小さいためであると考え、金導体層よりも前記
絶縁層とのぬれ性の優れた金属薄膜を金導体層と
絶縁層との間に介在させたところ、ふくれの発生
が減少することを発見したことに基づくものであ
る。
本発明で、高温焼成時の金導体層と絶縁層のぬ
れ性の良否は、焼成後の金導体層と絶縁層との間
の付着力の良否に対応する。
れ性の良否は、焼成後の金導体層と絶縁層との間
の付着力の良否に対応する。
高温焼成により融点近傍に加熱された金が絶縁
層の表面に溶融状態に近い金の凝集力と、絶縁層
と金との間の付着力との大小に依存して、絶縁層
と金との付着力が、金の凝集力よりも大であれば
拡がり接触面積が大となり、焼成後付着性が良く
なり、絶縁層と金との付着力が、金の凝集力より
も小であれば拡がらず接触面積が小となり、焼成
後付着性が悪くなる。本発明で金導体層よりも、
絶縁層とのぬれ性の優れた金属薄膜を金導体層と
絶縁層との間に介在させることにより、高温焼成
時、絶縁層と金属薄層とのぬれ性が良く金属薄層
と絶縁層との接触角が小で、付着性が良好とな
る。又、金属薄層と金導体層とのぬれ性は良い。
層の表面に溶融状態に近い金の凝集力と、絶縁層
と金との間の付着力との大小に依存して、絶縁層
と金との付着力が、金の凝集力よりも大であれば
拡がり接触面積が大となり、焼成後付着性が良く
なり、絶縁層と金との付着力が、金の凝集力より
も小であれば拡がらず接触面積が小となり、焼成
後付着性が悪くなる。本発明で金導体層よりも、
絶縁層とのぬれ性の優れた金属薄膜を金導体層と
絶縁層との間に介在させることにより、高温焼成
時、絶縁層と金属薄層とのぬれ性が良く金属薄層
と絶縁層との接触角が小で、付着性が良好とな
る。又、金属薄層と金導体層とのぬれ性は良い。
従つて、金属薄層を介在させた金導体層と絶縁
層との付着性は良好となる。金導体層と絶縁層と
の間に介在させる金属としては、絶縁層とのぬれ
性が優れかつセラミツク多層回路基板の導体層の
電気的特性及び絶縁層の電気的、熱的、機械的特
性に悪い影響を及ぼさないものでなければならな
い。このような金属としては、例えば、銅、ニツ
ケル、クロル等が望ましい。
層との付着性は良好となる。金導体層と絶縁層と
の間に介在させる金属としては、絶縁層とのぬれ
性が優れかつセラミツク多層回路基板の導体層の
電気的特性及び絶縁層の電気的、熱的、機械的特
性に悪い影響を及ぼさないものでなければならな
い。このような金属としては、例えば、銅、ニツ
ケル、クロル等が望ましい。
本発明を次の実施例に基づき詳細に説明する。
実施例 １
第１図は、本発明による多層回路基板の製造の
一部工程図を示すものである。
一部工程図を示すものである。
(a) 先ず、ベースとなる焼成されたセラミツク基
板１としては、誘電率が低く、熱伝導率の高い
材料が望ましく、また、導体および絶縁体の焼
成の際に安定で熱変形および機械的強度の低下
等を生じない材料であることが必要である。こ
のようなセラミツク材料として、アルミナ、ム
ライト、マグネシア等が用いられる。
板１としては、誘電率が低く、熱伝導率の高い
材料が望ましく、また、導体および絶縁体の焼
成の際に安定で熱変形および機械的強度の低下
等を生じない材料であることが必要である。こ
のようなセラミツク材料として、アルミナ、ム
ライト、マグネシア等が用いられる。
ベースとなるセラミツク基板１に、ドリル又
はレーザ等により孔（バイア・ホール）２を形
成し、金導体層３を該孔に印刷法により埋込
む。（第１図ａ参照） (b) 次に、孔埋めされたベース・セラミツク基板
上の全面に金導体ペースト印刷し、900〜950℃
の酸素雰囲気中で焼成し金導体層３を形成した
後電解メツキ法により銅の薄い被膜４を金導体
層３表面に形成する。（第１図ｂ参照） (c) 銅被膜４表面にレジストパターン５を形成
し、このレジスト５をマスクとして、ピロリン
酸系エツチング液により、前記銅被膜４をエツ
チングし、続いてヨウ素系エツチング液を用い
て、前記金導体層３をエツチングして、導体回
路を形成する。（第１図ｃ参照） (d) 前記導体回路パターン表面に、ホウケイ酸ガ
ラス及びアルミナを主成分とするガラス・セラ
ミツク・ペーストを印刷塗布して焼成し絶縁層
６を形成する。（第１図ｄ参照） このようにして形成されたセラミツク回路基板
の銅メツキ層の厚さとふくれの発生数及び電気抵
抗との関係を第２図に示す。
はレーザ等により孔（バイア・ホール）２を形
成し、金導体層３を該孔に印刷法により埋込
む。（第１図ａ参照） (b) 次に、孔埋めされたベース・セラミツク基板
上の全面に金導体ペースト印刷し、900〜950℃
の酸素雰囲気中で焼成し金導体層３を形成した
後電解メツキ法により銅の薄い被膜４を金導体
層３表面に形成する。（第１図ｂ参照） (c) 銅被膜４表面にレジストパターン５を形成
し、このレジスト５をマスクとして、ピロリン
酸系エツチング液により、前記銅被膜４をエツ
チングし、続いてヨウ素系エツチング液を用い
て、前記金導体層３をエツチングして、導体回
路を形成する。（第１図ｃ参照） (d) 前記導体回路パターン表面に、ホウケイ酸ガ
ラス及びアルミナを主成分とするガラス・セラ
ミツク・ペーストを印刷塗布して焼成し絶縁層
６を形成する。（第１図ｄ参照） このようにして形成されたセラミツク回路基板
の銅メツキ層の厚さとふくれの発生数及び電気抵
抗との関係を第２図に示す。
第２図から明らかなように、ふくれの発生数は
銅被膜の厚さが0.05μm以上で著しく減少する傾
向があるが、一方銅被膜の厚さが厚くなるに従つ
て、電気低抗が増加する傾向にあるので、銅メツ
キ被膜の厚さは0.05〜2μmが望ましい。
銅被膜の厚さが0.05μm以上で著しく減少する傾
向があるが、一方銅被膜の厚さが厚くなるに従つ
て、電気低抗が増加する傾向にあるので、銅メツ
キ被膜の厚さは0.05〜2μmが望ましい。
尚、導体層及び絶縁層を積層して多層回路基板
を形成する場合には、下に絶縁層６にフオトリン
グラフイーを適用して孔（バイア・ホール）を形
成し、金導体層３を該孔に印刷法により埋込む工
程（(a)′工程と呼ぶ）、続いて前記(b)及至(d)の工程
をくり返し行なう。
を形成する場合には、下に絶縁層６にフオトリン
グラフイーを適用して孔（バイア・ホール）を形
成し、金導体層３を該孔に印刷法により埋込む工
程（(a)′工程と呼ぶ）、続いて前記(b)及至(d)の工程
をくり返し行なう。
実施例 ２
実施例１と同様にして、ベース・セラミツク基
板１に孔（バイア・ホール）２を形成し、次いで
導体層３を印刷。焼成し、実施例１）における銅
メツキ被膜に代わりニツケルメツキ被膜を導体層
全面に被着し、フオトリソグラフイーを用いて導
体回路を形成し、絶縁ペーストを印刷。焼成し
て、絶縁層を形成しセラミツク回路基成を形成す
る。
板１に孔（バイア・ホール）２を形成し、次いで
導体層３を印刷。焼成し、実施例１）における銅
メツキ被膜に代わりニツケルメツキ被膜を導体層
全面に被着し、フオトリソグラフイーを用いて導
体回路を形成し、絶縁ペーストを印刷。焼成し
て、絶縁層を形成しセラミツク回路基成を形成す
る。
このようにして形成されるセラミツク回路基板
のニツケルメツキ被膜の厚さとふくれの発生数及
び電気抵抗との関係を第３図に示す。
のニツケルメツキ被膜の厚さとふくれの発生数及
び電気抵抗との関係を第３図に示す。
第２図及び第３図から明らかなように、本発明
によれば絶縁層の誘電率及び導体層の電気抵抗等
セラミツク回路基板の性能を低下させることな
く、ふくれの発生のない、信頼性の高い多層回路
基板が得られる。
によれば絶縁層の誘電率及び導体層の電気抵抗等
セラミツク回路基板の性能を低下させることな
く、ふくれの発生のない、信頼性の高い多層回路
基板が得られる。
本発明は上記実施例に限らず、他の絶縁材料及
び導体材料から成る多層回路基板であつて、各絶
縁材料とぬれ性の優れた金属薄膜を介在させても
良い。
び導体材料から成る多層回路基板であつて、各絶
縁材料とぬれ性の優れた金属薄膜を介在させても
良い。
第１図は本発明による回路基板の一部工程図、
第２図及び第３図は本発明によるセラミツク基板
のふくれの発生数及び電気抵抗の変化を示すもの
である。第２図及び第３図において、実線は金属
被膜の厚さに対するふくれの発生数の変化を、被
線は、金属薄膜の厚さに対する電気抵抗の変化を
表わす。 １…ベース・セラミツク基板、２…孔（バイ
ア・ホール）、３…導体層、４…金属薄膜、５…
絶縁層。
第２図及び第３図は本発明によるセラミツク基板
のふくれの発生数及び電気抵抗の変化を示すもの
である。第２図及び第３図において、実線は金属
被膜の厚さに対するふくれの発生数の変化を、被
線は、金属薄膜の厚さに対する電気抵抗の変化を
表わす。 １…ベース・セラミツク基板、２…孔（バイ
ア・ホール）、３…導体層、４…金属薄膜、５…
絶縁層。
Claims (1)
- １ セラミツク絶縁基板面上に順次積層、焼成さ
れる金導体層とガラス、結晶化ガラス、ガラス・
セラミツクから選択される絶縁層との間にふくれ
発生を減少させる銅、ニツケル、クロムから選択
される金属薄膜を介在させたことを特徴とする多
層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9081178A JPS5565499A (en) | 1978-07-25 | 1978-07-25 | Multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9081178A JPS5565499A (en) | 1978-07-25 | 1978-07-25 | Multilayer circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5565499A JPS5565499A (en) | 1980-05-16 |
| JPS6346597B2 true JPS6346597B2 (ja) | 1988-09-16 |
Family
ID=14008972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9081178A Granted JPS5565499A (en) | 1978-07-25 | 1978-07-25 | Multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5565499A (ja) |
-
1978
- 1978-07-25 JP JP9081178A patent/JPS5565499A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5565499A (en) | 1980-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JPH0568877B2 (ja) | ||
| JPS6346597B2 (ja) | ||
| JP2699980B2 (ja) | 膜素子を内層した配線基板 | |
| KR100715152B1 (ko) | 금속 지지 기판 상에 금속 콘택 패드를 형성시키는 방법 | |
| JPS5826680B2 (ja) | セラミツクカイロキバンノセイゾウホウホウ | |
| JPH0575255A (ja) | 混成基板とこれを搭載する回路モジユールおよびその製造方法 | |
| GB2133934A (en) | Improvements relating to thick film circuits | |
| JPH0217957B2 (ja) | ||
| JP3222296B2 (ja) | 導電性インキ | |
| JP3136682B2 (ja) | 多層配線基板の製造方法 | |
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| GB2144922A (en) | Substrate for thick-film electrical circuits | |
| JP3197147B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0380358B2 (ja) | ||
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP2798566B2 (ja) | 回路基板の製造方法 | |
| JPH0677651A (ja) | 回路基板 | |
| JPH0362033B2 (ja) | ||
| JPH02125728A (ja) | 複合基板およびその製造方法 | |
| JPS62287695A (ja) | メタルコア銅張りホ−ロ−基板の製造方法 | |
| JPH0763109B2 (ja) | セラミック回路基板の製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JPH02231791A (ja) | 電子回路基板の製造法 |