JPH0380358B2 - - Google Patents
Info
- Publication number
- JPH0380358B2 JPH0380358B2 JP57070861A JP7086182A JPH0380358B2 JP H0380358 B2 JPH0380358 B2 JP H0380358B2 JP 57070861 A JP57070861 A JP 57070861A JP 7086182 A JP7086182 A JP 7086182A JP H0380358 B2 JPH0380358 B2 JP H0380358B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- insulating layer
- melting point
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
本発明はIC、コンデンサー、抵抗等の能動素
子並びに受動素子を多数個実装するための多層回
路基板の製造方法に関する。
子並びに受動素子を多数個実装するための多層回
路基板の製造方法に関する。
従来、この種の多層回路基板の多層の導体回路
間を絶縁するための絶縁層をスクリーン印刷によ
つて形成する際、下地として存在する回路用導体
の影響を受け、バイアホール形状をスクリーン上
に形成したパターン通りに印刷形成する事が困難
であつた。また、絶縁層材料としては、近年の高
速演算用高密度多層回路基板の必要性から低い比
誘電率、高い熱伝導性、大きい機械的強度等の物
理的特性が要求される為、ガラス粉末と、アルミ
ナ等の無機酸化物粉末の混合物が使用されてい
る。故に形成後の絶縁層は気孔を多く含んでい
る。気孔が多いとメツキ工程などでメツキ液が滲
みこみ、金属が析出して上下の導体層間を短絡さ
せ、絶縁性を劣化させるというような欠点があ
る。
間を絶縁するための絶縁層をスクリーン印刷によ
つて形成する際、下地として存在する回路用導体
の影響を受け、バイアホール形状をスクリーン上
に形成したパターン通りに印刷形成する事が困難
であつた。また、絶縁層材料としては、近年の高
速演算用高密度多層回路基板の必要性から低い比
誘電率、高い熱伝導性、大きい機械的強度等の物
理的特性が要求される為、ガラス粉末と、アルミ
ナ等の無機酸化物粉末の混合物が使用されてい
る。故に形成後の絶縁層は気孔を多く含んでい
る。気孔が多いとメツキ工程などでメツキ液が滲
みこみ、金属が析出して上下の導体層間を短絡さ
せ、絶縁性を劣化させるというような欠点があ
る。
本発明は上記欠点を除き、気孔を低減すること
により絶縁性の劣化を防ぐと共に機械的強度を大
きくし、しかもバイアホールを確保して上下層導
体との接続を確実に行うことができる多層回路基
板の製造方法を提供するものである。
により絶縁性の劣化を防ぐと共に機械的強度を大
きくし、しかもバイアホールを確保して上下層導
体との接続を確実に行うことができる多層回路基
板の製造方法を提供するものである。
本発明の多層回路基板の製造方法は、セラミツ
ク基板上に第１導体パターンを形成する工程と、
前記第１導体パターンを含むセラミツク基板の表
面にバイアホール形成用パターンを有するスクリ
ーンを用い高融点のガラス粉末と無機酸化物粉末
とを含む第１の絶縁ペーストをスクリーン印刷し
前記高融点ガラスの軟化点と融点との間の温度で
焼成して前記第１導体パターン上にバイアホール
を有する第１絶縁層を形成する工程と、前記バイ
アホール内に露出する第１導体パターンを含む第
１絶縁層の上に低融点ガラス粉末を含む第２の絶
縁ペーストを塗布し前記低融点ガラスの軟化点よ
り少し高い温度で焼成し第２絶縁層を形成する工
程と、前記第２絶縁膜上に前記スクリーンを用い
て前記第１の絶縁ペーストをスクリーン印刷して
前記第１絶縁層のパターンと整合したパターンを
有する塗布膜を形成し前記第１の絶縁ペーストの
高融点ガラスの軟化点と融点との間の温度で焼成
して第３絶縁層を形成すると同時に第２絶縁層を
溶融させ前記バイアホール内の第１導体パターン
上の第２絶縁層を前記第１及び第３絶縁層に生じ
た気泡内に吸収させて前記バイアホール内の第１
導体パターンの表面を露出させる工程と、前記バ
イアホールを含む表面に前記第１導体パターンと
接続する第２導体パターンを形成する工程とを含
んで構成される。
ク基板上に第１導体パターンを形成する工程と、
前記第１導体パターンを含むセラミツク基板の表
面にバイアホール形成用パターンを有するスクリ
ーンを用い高融点のガラス粉末と無機酸化物粉末
とを含む第１の絶縁ペーストをスクリーン印刷し
前記高融点ガラスの軟化点と融点との間の温度で
焼成して前記第１導体パターン上にバイアホール
を有する第１絶縁層を形成する工程と、前記バイ
アホール内に露出する第１導体パターンを含む第
１絶縁層の上に低融点ガラス粉末を含む第２の絶
縁ペーストを塗布し前記低融点ガラスの軟化点よ
り少し高い温度で焼成し第２絶縁層を形成する工
程と、前記第２絶縁膜上に前記スクリーンを用い
て前記第１の絶縁ペーストをスクリーン印刷して
前記第１絶縁層のパターンと整合したパターンを
有する塗布膜を形成し前記第１の絶縁ペーストの
高融点ガラスの軟化点と融点との間の温度で焼成
して第３絶縁層を形成すると同時に第２絶縁層を
溶融させ前記バイアホール内の第１導体パターン
上の第２絶縁層を前記第１及び第３絶縁層に生じ
た気泡内に吸収させて前記バイアホール内の第１
導体パターンの表面を露出させる工程と、前記バ
イアホールを含む表面に前記第１導体パターンと
接続する第２導体パターンを形成する工程とを含
んで構成される。
次に、本発明の実施例について図面を用いて説
明する。
明する。
第１図乃至第６図は本発明の一実施例を説明す
るための主な製造工程における断面図である。
るための主な製造工程における断面図である。
まず、原材料として、アルミナ等で作られるセ
ラミツク基板、Au、Ag／Pd等の貴金属を含む厚
膜導体形成用ペースト、800℃の軟化点と1000℃
の融点を有する第１のガラス粉末とアルミナ粉末
とを含む第１絶縁ペースト、500℃の軟化点と850
℃の融点を有する第２のガラス粉末を含む第２絶
縁ペーストを用意する。
ラミツク基板、Au、Ag／Pd等の貴金属を含む厚
膜導体形成用ペースト、800℃の軟化点と1000℃
の融点を有する第１のガラス粉末とアルミナ粉末
とを含む第１絶縁ペースト、500℃の軟化点と850
℃の融点を有する第２のガラス粉末を含む第２絶
縁ペーストを用意する。
次に、第１図に示すように、セラミツク基板１
の上に厚膜形成用ペーストを使用しスクリー印刷
法により第１導体パターン２を形成する。この上
に第１の絶縁ペーストをスクリーン印刷法で印刷
し、乾燥し、第１絶縁ペースト塗布層３を形成す
る。このとき、スクリーンには後の工程で形成さ
れる第２導体パターンを第１導体パターン２に接
続させるためのバイアホール７を有しているもの
を用いる。
の上に厚膜形成用ペーストを使用しスクリー印刷
法により第１導体パターン２を形成する。この上
に第１の絶縁ペーストをスクリーン印刷法で印刷
し、乾燥し、第１絶縁ペースト塗布層３を形成す
る。このとき、スクリーンには後の工程で形成さ
れる第２導体パターンを第１導体パターン２に接
続させるためのバイアホール７を有しているもの
を用いる。
次に、第２図に示すように、第１絶縁ペースト
塗布層３を基板１と共に850℃で焼成して第１絶
縁層４を形成する。この焼成で第１絶縁層４には
気孔５が多数発生する。
塗布層３を基板１と共に850℃で焼成して第１絶
縁層４を形成する。この焼成で第１絶縁層４には
気孔５が多数発生する。
次に、第３図に示すように、第２絶縁ペースト
を全表面に塗布し、530℃で焼成してバイアホー
ル７を埋めた第２絶縁層６を形成する。
を全表面に塗布し、530℃で焼成してバイアホー
ル７を埋めた第２絶縁層６を形成する。
次に、第４図に示すように、第１図に示した第
１絶縁ペースト塗布層３を形成したときのスクリ
ーンと第１絶縁ペーストとを用い、第１絶縁ペー
スト塗布層３と同じパターンを有する第３絶縁ペ
ースト塗布層３′とバイアホール７とを形成する。
１絶縁ペースト塗布層３を形成したときのスクリ
ーンと第１絶縁ペーストとを用い、第１絶縁ペー
スト塗布層３と同じパターンを有する第３絶縁ペ
ースト塗布層３′とバイアホール７とを形成する。
次に、第５図に示すように、第３絶縁ペースト
塗布層３′を基板１と共に850℃で焼成し、第３絶
縁層９を形成する。このとき、第２絶縁層６は融
点が850℃であるから、この焼成時に溶融し、第
１及び第３絶縁層４，９の気孔５，１０内に入り
込む形で吸収されるので、バイアホール７中の第
１導体パターン２上の第２絶縁層６の大部分はな
くなり、導体表面が露出する。
塗布層３′を基板１と共に850℃で焼成し、第３絶
縁層９を形成する。このとき、第２絶縁層６は融
点が850℃であるから、この焼成時に溶融し、第
１及び第３絶縁層４，９の気孔５，１０内に入り
込む形で吸収されるので、バイアホール７中の第
１導体パターン２上の第２絶縁層６の大部分はな
くなり、導体表面が露出する。
次に、第６図に示すように、厚膜導体形成用ペ
ーストを用いてスクリーン印刷、乾燥、焼成して
第２導体パターン１１を形成する。
ーストを用いてスクリーン印刷、乾燥、焼成して
第２導体パターン１１を形成する。
以上の工程を必要回数繰返えせば多層回路基板
を得ることができる。この実施例で示したよう
に、軟化点と融点の異なる２種の絶縁ペーストを
用いることにより、バイアホールがつまることな
くパターン通りに印刷形成でき、かつ気孔をも塞
ぎ、水分等の吸収による絶縁劣化を防いだ多層回
路基板が得られる。
を得ることができる。この実施例で示したよう
に、軟化点と融点の異なる２種の絶縁ペーストを
用いることにより、バイアホールがつまることな
くパターン通りに印刷形成でき、かつ気孔をも塞
ぎ、水分等の吸収による絶縁劣化を防いだ多層回
路基板が得られる。
本発明は、以上説明したように２種の絶縁ペー
スト２種の焼成温度を用いて緻密な絶縁層を形成
する事により、上下層導体の接続を微細なバイア
ホールを介して確保し、しかも絶縁特性の優れた
多層回路基板を得るという効果がある。
スト２種の焼成温度を用いて緻密な絶縁層を形成
する事により、上下層導体の接続を微細なバイア
ホールを介して確保し、しかも絶縁特性の優れた
多層回路基板を得るという効果がある。
第１図乃至第６図は本発明の一実施例を説明す
るための断面図である。 １…セラミツク基板、２…第１導体パターン、
３…第１絶縁ペースト塗布層、３′…第３絶縁ペ
ースト塗布層、４…第１絶縁層、５…気孔、６…
第２絶縁層、７…バイアホール、８…第２絶縁
層、９…第３絶縁層、１０…気孔、１１…第２導
体パターン。
るための断面図である。 １…セラミツク基板、２…第１導体パターン、
３…第１絶縁ペースト塗布層、３′…第３絶縁ペ
ースト塗布層、４…第１絶縁層、５…気孔、６…
第２絶縁層、７…バイアホール、８…第２絶縁
層、９…第３絶縁層、１０…気孔、１１…第２導
体パターン。
Claims (1)
- １ セラミツク基板上に第１導体パターンを形成
する工程と、前記第１導体パターンを含むセラミ
ツク基板の表面にバイアホール形成用パターンを
有するスクリーンを用い高融点のガラス粉末と無
機酸化物粉末とを含む第１の絶縁ペーストをスク
リーン印刷し前記高融点ガラスの軟化点と融点と
の間の温度で焼成して前記第１導体パターン上に
バイアホールを有する第１絶縁層を形成する工程
と、前記バイアホール内に露出する第１導体パタ
ーンを含む第１絶縁層の上に低融点ガラス粉末を
含む第２の絶縁ペーストを塗布し前記低融点ガラ
スの軟化点より少し高い温度で焼成し第２絶縁層
を形成する工程と、前記第２絶縁膜上に前記スク
リーンを用いて前記第１の絶縁ペーストをスクリ
ーン印刷して前記第１絶縁層のパターンと整合し
たパターンを有する塗布膜を形成し前記第１の絶
縁ペーストの高融点ガラスの軟化点と融点との間
の温度で焼成して第３絶縁層を形成すると同時に
前記第２絶縁層を溶融させ前記バイアホール内の
第１導体パターン上の第２絶縁層を前記第１及び
第３絶縁層に生じた気泡内に吸収させて前記バイ
アホール内の第１導体パターンの表面を露出させ
る工程と、前記バイアホールを含む表面に前記第
１導体パターンと接続する第２導体パターンを形
成する工程とを含むことを特徴とする多層回路基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086182A JPS58186996A (ja) | 1982-04-27 | 1982-04-27 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086182A JPS58186996A (ja) | 1982-04-27 | 1982-04-27 | 多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186996A JPS58186996A (ja) | 1983-11-01 |
| JPH0380358B2 true JPH0380358B2 (ja) | 1991-12-24 |
Family
ID=13443760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7086182A Granted JPS58186996A (ja) | 1982-04-27 | 1982-04-27 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186996A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3940881A1 (de) * | 1989-07-04 | 1991-01-17 | Conver Osr Ozean Service Repar | Kuppelstueck zur loesbaren verbindung von containern |
| DE4042710C2 (de) * | 1990-09-25 | 2002-11-28 | Macgregor Conver Gmbh | Kuppelstück zum Verbinden von Containern |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59142B2 (ja) * | 1977-12-23 | 1984-01-05 | 株式会社東芝 | 多層厚膜回路基板 |
-
1982
- 1982-04-27 JP JP7086182A patent/JPS58186996A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186996A (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6068782A (en) | Individual embedded capacitors for laminated printed circuit boards | |
| US3798762A (en) | Circuit board processing | |
| JPS62501181A (ja) | 寸法の安定した内部接続板の製造方法 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
| US3903344A (en) | Adherent solderable cermet conductor | |
| JPS58186996A (ja) | 多層回路基板の製造方法 | |
| JPH0787226B2 (ja) | 低誘電率絶縁体基板 | |
| US4898805A (en) | Method for fabricating hybrid integrated circuit | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JPS62242325A (ja) | チツプコンデンサ−の製造方法 | |
| JP3567640B2 (ja) | 厚膜回路基板の製造方法 | |
| JPS6231190A (ja) | 電子回路基板及びその製造方法 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JP2002344137A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH0821780B2 (ja) | 積層複合セラミック基板およびその製造方法 | |
| JPH06260761A (ja) | 厚膜多層印刷基板の製造方法 | |
| JPS6047496A (ja) | セラミツク基板 | |
| JPS6346597B2 (ja) | ||
| JPS5989003A (ja) | 厚膜多層回路およびその製造方法 | |
| JPS644356B2 (ja) | ||
| JPH04279085A (ja) | 厚膜回路基板の製造方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 |