JPS634743A

JPS634743A - ２相位相変調波復調器

Info

Publication number: JPS634743A
Application number: JP14891786A
Authority: JP
Inventors: Fumio Ishizu; 文雄石津; Yoichi Moriya; 陽一森谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-06-24
Filing date: 1986-06-24
Publication date: 1988-01-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はバースト状に受信される２相位相変調波群か
らそれぞれの変調信号を再生する判定帰還ループ型の２
相位相変調波復調器に関するものである。

〔従来の技術〕

従来の判定帰還ループ型の２相位相変調波復調器の一例
を第６図に示し説明する。

図において、１は２相位相変調波が印加される入力端子
、２．３および１３はこの入力端子１からの分岐信号が
入力される位相比較器およびクロック再生回路、５およ
び６は位相比較器２．３の各出力信号をそれぞれ低域戸
波するローパスフィルタ、８はこのローパスフィルタ５
の出力信号を入力波のクロックのタイミングでサンプル
ホールドするサンプルホールド回路、７はローパスフィ
ルタ６の出力信号を上記クロックのタイミングで判定す
る符号判定回路、９はサンプルホールド回路８の出、力
と符号判定回路７の出力を乗算する乗算器、１０はこの
乗算器９の出力信号を戸波するループフィルタ、１１は
このループフィルタ１０の出力電圧によって発振周波数
が制御される電圧制御発振器、４はこの電圧制御発振器
１１の出力を２分岐した一方の信号の位相をπ／２（ｒ
ａｄ）移相する移相器である。

そして、符号判定回路７の出力を出力端子１２とし、２
相位相変調波から変調信号を再生するように構成されて
いる。

つぎにこの第６図に示す回路の動作について説明する。

まず、受信された２相位相変調波は入力端子１に入力さ
れ、この入力信号は３分岐されそれぞれ位相比較器２と
位相比較器３およびクロック再生回路１３に入力される
。そして、位相比較器３に入力された入力波は移相器４
の出力波（基準搬送波）によって位相検波されるととＫ
より、ローパスフィルタ６を通じてその出力には上記２
相位相変調波の復調信号を得る。

いま、簡単に説明するために２相位相変調波を仮りに下
記式（１）で表現する。

Ｓ　（ｔ）＝　Ａｓ（ＴＩ　（ω、　ｔ　＋　ｒｋ（ｔ
）＋θｉ　）　−−−＝　（１）この式（１）において
、Ａは入力波の振幅、ωＳはその中心角速度、θｉはそ
の初期位相でｓｂ、そして、ｋ　（ｔ）は変調信号を表
現するもので、そのクロック周期毎に変化する変調信号
の論理％０１または論理％１１に応じてｋ（ｔ）＝　０
　、　ｋ　（Ｌ）＝　１をとるものとする。

一方、移相器４の出力信号を下記式（２）で表わす。

Ｒｔ（ｔ）　＝　２　ｓ石（ωｒｔ＋００）　　　・・
・・・・・・・・・・・・・　（２）この式（２）にお
いて、２は移相器出力信号の振幅。

ω１はその中心角速度、θ。は初期位相である。

そして、位相比較器３の出力信号は上記２つの信号の積
で表現される。

したがって、この位相比較器３の出力信号をＫ　ｐｔ　
（ｔ）とすると、これは次式（３）で与えられる。

ＫＰＩ（ｔ）＝　５（ｔ）Ｘ　Ｒｚ（ｔ）＝Ａｚ（（ω
Ｓ−ω、）１＋（θ１−００）＋πｋ（ｔ）　）−Ａｃ
ｏｓ（（ωＳ＋ωｒ）　ｔ　＋　（θｉ＋θｏ）＋ｇｋ
（ｔ）　）・・・・・・・・・・・・・・・・・・　（
３）さらに、この式（３）においてω８＝ωｒであシ、
また、ローパスフィルタ６によって上記式（３）の高周
波成分が除去されるとすると、このローパスフィルタ６
の出力信号ＫＬｚ　（ｔ）は下記式（４）で与えられる
。

Ｋ　Ｌ　２　　（ｔ）　＝　Ａ　ｃｎｑ　　（π　　ｋ
　（ｔ）　十　〇量　−θＧ）　　　　　−・−−−−
−−−−−−（４）この式（４）において、θｌζθ。

とすると、ＫＬ２（ｔ）はｋ（ｔ）＝Ｏのときほぼ−Ａ
（Ｖ）になり、まだ、ｋ　（ｔ）＝１のときほぼＡ（Ｖ
ｌとなる。

そして、さらに、符号判定回路７において、ＫＬｚ＜０
（Ｖ）の場合にはその出力論理を１０“にし、−また、
ＫＬＩ　＞ｏ　（ｖ）の場合にはその出力論理を１１″
にするようにすれば、出力端子１２には元の変調信号に
応じた出力信号が得られることになる。

−方、位相比較器２の出力信号は上記で示し九位・…比
較器３の出力信号と同様に次式（５）で与えられる。

Ｋｐｌ（ｔ）＝　Ｓ　（ｔ）Ｘ　Ｒ＋（ｔ）　　　　・
・・・・・・・・・・・　　（５）ここで、Ｒｔ（ｔ）
は電圧制御発振器１１の出力信号で、移相器４の出力信
号よりも位相がπ／２（ｒａｄ）だけ進んだ次式（６）
で与えられる。

Ｒｔ　（ｔ）＝　２３ｔＩ（ωｒｔ＋π／２＋００）　
・・・・・・・川・・　（６）したがって、ローパスフ
ィルタ５の出力信号をＫＬＩ（ｔ）とすると、それはＫ　Ｌｌ　（ｔ）＝Ａｚ　（ｒｋ　（ｔ）−π／２＋θ
ｉ−θ０で与えられる。

さて、説明の都合上、いま、仮りに、サンプルホールド
回路８は省略し、上記式（７）で与えられる信号が直接
乗算器９の一方に加えられ゛るものとする。また、乗算
器９の他方の入力には先に示した出力端子１２に得られ
る信号と同じ論理信号が分岐して入力される。そして、
前者の信号を端子Ｉの信号とし、また、後者の信号を端
子■の信号とすると、この乗算器９は内子Ｈの信号の論
理が１０“の場合には端子Ｉの信号をそのままその出力
端子に出力し、また、端子Ｈの信号の論理が１１“の場
合には、端子ｌの信号の符号を反転してその出力端子に
出力する。

すなわち、乗算器９の出力端子にはｋ　（ｔ）の論理に
かかわらずｅ０＝Ａ虐（θｉ−θ。）　・・・・・・・・・・・・
・・・・・・　（８）なる電圧が出力されることが先に
述べた出力端子１２の論理と前記式（７）よシ明らかで
ある。

上記式（８）において、ｅｏは一般に入力端子１の入力
信号波と電圧制御発振器１１の出力信号波の位相誤差電
圧と称される信号で、これはループフィルタ１０を通し
て電圧制御発振器１１０周波数制御端子に入力される。

そして、この電圧制御発振器１１はこの位相誤差電圧に
応じてその出力周波数を制御される。

すなわち、θｉ−θ。の値が正の場合にはその出力周波
数を高くするように動作し、また、負の場合にはその出
力周波数を低くするように動作する。

その結果として、電圧制御発振器１１の出力の角周波数
ω１は入力端子１に加えられた入力波の中心角周波数ω
６に一定の条件下においては常に一致する。また、θ。

はθｉにほぼ等しくなる。すなわち、先に仮定したω８
＝ω１．また、θ。ζθｌが満される（これを、基準搬
送が再生されたと称する）。

結局、サンプルホールド回路８と乗算器９を除いた位相
比較器２とローパスフィルタ５およびループフィルタ１
０ならびに電圧制御発振器１１は一般によく知られる位
相同期回路（ＰＬＬ）を形成しており、また、ここで加
えられた乗算器９は、入力端子１に入力される信号波が
２相位相変調されているため、この変調成分が誤差電圧
ｔ０に重畳するととを打消す役目をしている。

つぎに、先に省略したサンプルホールド回路８とクロッ
ク再生回路１３の役目および符号判定回路７の動作につ
いてもう少し詳しく説明する。

先の説明では簡単にするため、変調信号ｋ（ｔ）をその
シンボルクロック単位毎に論理“０”か′ＩＮかをとる
図、すなわち、変調信号の論理例とこれに対応する復調
出力波形の一例を示す第７図の（凰）に示すようなバイ
ナリ信号とし、これによる被変調波を前記式（１）とし
た。

このような信号で２相位相変調された式（１）の周波数
占有帯域は非常に広いものとなるため実用的ではない。

したがって、−般的には、変調信号ｋ（１）を帯域制限
するか、または被変調波Ｓ　（ｔ）帯域制限した上で被
変調波は伝送され、入力端子１に加見られる。この結果
、第６図におけるローパスフィルタ６の復調波形は第７
図の（ａ）に対応して第７図の（ｂ）に示すようになる
。

才だ、実際には、伝送路において雑音が加わるため、第
７図（ｂ）の波形上には雑音成分の電圧波形も重畳され
る。

さて、先の説明では、第７図の（ｂ）に示す波形は、符
号判定回路７に入力され、もし、その値ＫＬ２がＫＬ２
≦０ならば出力を論理“０”にし、また、Ｋｔ鵞＞０な
らばその論理を％１１にするように判定すると述べたが
、ＫＬ！が第７図（ｂ）に示すように波形成形された上
に雑音が重畳された場合には、例えば、第７図（−）の
Ｔ、からＴ１の区間（この区間でに＝１）に相当する第
７図（ｂ）のＴ　ｏ／からＴ工′までの符号判定回路７
の出力論理が正しく“１”になるとは限らない。すなわ
ち、論理が第７図（ｂ）に示す波形に重畳した雑音によ
ってＴｏ′からＴ１′の区間で誤ってＳｏｌ　Ｋなるこ
ともある。そして、との誤シは雑音の大きさと判定する
信号点における振幅の大きさによって確率的に発生する
が、この誤りを最小にするためには信号電圧の一番大き
いタイミング、すなわち、通常はＴｎ’とＴｎ＋１’間
の中央においてＫＬ２の信号を判定するようにし、この
タイミングで判定されて得られた出力論理を次の判定タ
イミングまで保持するようにすればよい。

さて、このような帯域制限と雑音による影響は先に説明
したローパスフィルタ５の出力部にも同様に現われる。

したがって、ここでも、上記と同様ＫＴｎ’とＴｎ＋１
’間の中央におけるその出力電圧をクロック周期の間だ
け保持する方法がとられる。

これがサンプルホールド回路８の役目である。

以上のようにして、定１ったタイミングローパスフィル
タ６の出力を判定し、また、ローパスフィルタ５の出力
をサンプルホールドするためには受信側において変調信
号のクロックを再生する必要がある。これがクロック再
生回路１３の役目である。このクロック再生回路１３の
動作については一般によ〈知られていると共に、この発
明の詳細な説明には直接関係しないため、ここではその
説明は省略する。

以上説明した判定帰還ループ型の２相位相変調波腹調器
については、例えば、日本技術経済センター発行の１最
新デイジタル衛星通信“（Ｐ１１４　）にも説明されて
いる。

〔発明が解決しようとする問題点〕

上記のような２相位相変調波を復調再生する判定帰還ル
ープ型の復調器では、判定時刻を定めるために通常クロ
ック再生回路が不可欠である。

ところで、このような復調器を時分割多重方式のように
入力波がバースト状に到来する通信方式で使用する場合
には次のよう々問題点があった。

まず、受信する入力信号の態様（フレームフォーマット
）と復調器に入力する選択信号のタイミングおよびこれ
によって選択されるスイッチの選択位置関係を示す第３
図について説明する。

第３図（１）は時分割多重方式と称する通信方式で使用
されるフレーム構成の一例を示している。

この方式では、異なった送信局からの２相位相変調波が
Ａ、Ｂ、Ｃ，Ｄのようにバースト状に、がっ１フレ一ム
周期で到来する。この場合、各バーストの中心周波数と
変調信号のクロック周波数はほぼ一致しているが、それ
らの位相関係は独立である。したがって、次々に到来す
るこれらの信号を先に述べた判定帰還ループ型復調器を
使用して復調、再生するためには、各バースト毎に搬送
周波数に対する位相の同期（基準搬送波の再生）とクロ
ックに対する同期（第７図（ａ）のＴ　１　＋　Ｔ　１
　　・・・に対応したＴ、’、Ｔ、’・・・を得る。タ
ロツク再生と称する）を行う必要がある。

そして、よく知られているように、これらの再生には、
バーストが到来してから所定の時間を要するため、−般
には各バーストの先頭部にプリアンプルと対称する同期
確立用の変調部分が設けられる。この部分は情報の伝送
に寄与しない部分であり、伝送効率を上げるためには短
かい方がよい。

さて、判定帰還ループ型の復調器では、位相比較器２．
ローパスフィルタ５．サンプルホールド回路８１乗算器
９．ループフィルタｌＯおよび電圧制御発振器１１のル
ープによって基準搬送波の再生が達成されることを先に
説明しだが、この動作は再生されたクロックによるサン
プルホールドと、その時刻に判定された正しい再生信号
による乗算を前提にしている。

すなわち、基準搬送波の再生をできるだけ正しく行うた
めには、それ以前に正しいクロックの再生が確立してい
る必要がある。このために、判定帰還ループ型の復調器
を用いる場合には、搬送波の再生と、クロックの再生が
独立に達成される他の型の復調器に比較してプリアンプ
ルの長さを長くする必要があるという問題点があった。

この発明はかかる問題点を解決するためになされたもの
で、プリアンプルの長さが短かくてもバーストのデータ
が正確に再生できる２相位相変調波復調器を得ることを
目的とする。

〔問題点を解決するための手段〕

この発明による２相位相変調波復調器は、２相位相変調
波の入力端子からの分岐信号が入力される第１および第
２の位相比較器とクロック再生回路と、上記第１および
第２の位相比較器からの出力信号をそれぞれ低域Ｆ波す
る第１および第２のローパスフィルタと、この第１のロ
ーパスフィルタの出力信号を入力波のクロックのタイミ
ングでサンプルホールドするサンプルホールド回路と、
上記第２のローパスフィルタの出力信号を上記クロック
のタイミングで判定する符号判定回路と、上記サンプル
ホールド回路の出力と上記符号判定回路の出力を乗算す
る乗算器と、この乗算器の出力信号をろ波するループフ
ィルタと、このループフィルタの出力電圧によって発振
周波数が制御される電圧制御発振器と、この電圧制御発
振器の出力を２分岐した一方の信号の位相をπ／２（ｒ
ａｄ）移相する移相器からなシ、上記符号判定回路の出
力を出力端子とする２相位相変調波から変調信号を再生
する判定帰還ループ型の２相位相変調波復調器で、上記
クロック再生回路に接続された第３の位相比較器と、こ
の第３の位相比較器の出力信号を低域Ｆ波する第３のロ
ーパスフィルタと、この第３のローパスフィルタの出力
電圧を基準電圧と比較し入力電圧に応じて出力に論理％
０７か論理１１“を出力する電圧比較器と、この電圧比
較器の論理出力の接続先を外部からの選択信号によって
選択する第１のスイッチと、この第１のスイッチによっ
て接続された論理信号を情報としてその出力信号の位相
を制御する複数個のクロック位相調整回路と、この複数
個のクロック位相調整回路の入力信号源を与える発振源
と、上記複数個のクロック位相調整回路の各出力を外部
からの選択信号によって選択し上記符号判定回路とサン
プルホールド回路および第３の位相比較器に接続する第
２のスイッチとを備え、上記クロック位相調整回路の出
力信号の位相とバースト毎にそのバーストのクロックを
再生する上記クロック再生回路の出力のクロック位相と
を比較し両者の位相が一致するように制御し、対応する
バースト毎に上記クロック位相調整回路の出力を選択し
、これを上記符号判定回路の判定タイミングおよび上記
サンプルホールド回路のサンプルタイミングとするよう
にしたものである。

また、この発明の別の発明による２相位相変調波復調器
は、上記のものにおいて第２のローパスフィルタの出力
および上記クロック再生回路の出力を分岐すると共に第
２の符号判定回路を設け、この第２の符号判定回路は上
記′ｉｇ２のローパスフィルタの分岐信号を入力とし上
記クロック再生回路の分岐信号を判定のクロックとして
使用し、その出力を本復調器の出力信号とするようにし
たものである。

〔作用〕

この発明においては、各バーストに対応して独立の再生
クロック源を準備し、各バーストの到来の毎に予め調整
されたクロックを選択して使用する。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明による２相位相変調波復調器の一実施
例を示すブロック図である。

この第１図において第６図と同一符号のものは相当部分
を示し、１４はクロック再生回路１３に接続された位相
比較器、１５はこの位相比較器１４の出力信号を低域Ｆ
波するローパスフィルタ、１６はこのローパスフィルタ
１５の出力電圧を基準電圧と比較し入力電圧に応じて出
力に論理％０７７か論理“１”を出力する電圧比較器、
１７はこの電圧比較器１６の論理出力の接続先を外部か
らの選択信号によって選択するスイッチ、１９ｔ、１９
ｚ・・・１９ｎこのスイッチ１７によって接続された論
理信号を情報としてその出力信号の位相を制御するクロ
ック位相調整回路、１８はこのクロック位相調整回路１
９．〜１９ｎの入力信号源を与える発振源、２０はクロ
ック位相調整回路１９１〜１９．　　の各出力を外部か
らの選択信号によって選択し符号判定回路７とサンプル
ホールド回路８および位相比較器１４に接続するスイッ
チである。

そして、位相比較器１４はクロック再生回路１３の出力
信号をスイッチ２０の出力信号の金相と比較し、その結
果に応じた電圧を出力するように構成され、また、発振
源１８はクロックのＭ倍の周波数を発振する発振源であ
り、クロック位相調整回路１９１〜１９ｎはこの発振源
１８の周波数を通常Ｍ分周、し、かつその出力信号の位
相がスイッチ１７からの制御信号によって調整できるよ
うに構成され、スイッチ２０は所定のクロック位相調整
回路を所定の時刻に選択し上述したように符Ｓ判定回路
７とサンプルホールド回路８および位相比較器１４に接
続するように構成されている。

２１はスイッチ１７を制御する制御信号が供給される制
御信号入力端子、２２はスイッチ２０を制御する制御信
号が供給される制御信号入力９工子である。

つぎにこの第１図に示す実施例の動作を説明する。

まず、前述の第６図で説明したバーストごとにその被変
調波より変調信号のクロックを再生するクロック再生回
路１３の出力信号は位相比較器１４に入力される。また
、この位相比較器１４の他方の入力端子には符号判定回
路７とサンプルホールド回路８に供給されるスイッチ２
０の出力に現われるクロックが入力される。そして、位
相比較器１４は両者のクロックの位相を比較し、その位
相差に応じた電圧を出力する。この出力信号はローパス
フィルタ１５を通して電圧比較器１６に入力される。

一方、ローパスフィルタ６は入力端子１に印加する信号
波に含まれる雑音成分によってクロック再生回路１３の
出力の再生クロックが動揺し、この結果、位相比較器３
の出力に現われる雑音成分を除去するものである。

つぎに、位相比較器１４の位相比較特性の一例を第４図
に示し説明すると、この第４図において、矢印は位相差
（０重−０２）を示す。

いま、クロック再生回路１３の出力のクロックの位相を
０１．スイッチ２０の出力のクロックの位相をθ！とす
ると、位相比較器１４は、θｌ≧θ１、すなわち、クロ
ック再生回路１３の出力のクロックの位相がスイッチ２
０の出力のクロックの位相より進んでいる場合にはその
差に応じた正の電圧を出力し、また、０１〈θ２、すな
わち、クロック再生回路１３の出力のクロックの位相が
スイッチ２０の出力のクロックの位相よシ遅れている場
合にはその差に応じた負の電圧を出力する。

この結果、電圧比較器１６の出力には前者、す々わち、
θ１≧０２の場合には−Ｅ（Ｖ）が出力され、また、後
者、すなわち、θ■〈θ２の場合には−Ｅ（ロ）が出力
される。そして、この電圧比較器１６の出力はスイッチ
１７を通してクロック位相調整回路１９．〜１９ｎの各
位相差情報入力端子に入力される。

さて、このスイッチ１７は制御信号入力端子２１に入力
される制御信号によシ制御され、電圧比較、器１６の出
力を所定の期間どのクロック位相調整回路に入力するか
を選択する。

第３図（ｂ）に制御信号入力端子２１に与えられる選択
信号のタイミングとこれによって選択されるスイッチ１
７の位置の関係を示す。そして、この第３図（ｂ）の模
軸は時間軸で、第３図（−）の時間軸に一致している。

すなわち、各バーストの後縁近くにおいて、各信号の上
部に示した番号の位置にスイッチ１７の位置が選択され
る。

さて、前述の従来例の説明において、クロック再生回路
１３が各バーストの受信波を受けてからその変調波のク
ロックを正しく再生するまでには所定の時間を要するこ
とを述べた。

スイッチ１７の役割は、クロック再生回路１３が正しい
クロックを再生し、その結果書られる位相比較情報を各
クロック位相調整回路１９１〜１９ｔｔに入力する役目
を果す。

第３図では１フレーム内のバーストの数が４の場合につ
いて示した。この場合、スイッチ１７が選択される位置
は、１，２，３．４の４位置である。また、これに応じ
てクロック位相調整回路も１９、．１９．・・・１９ｎ
の４個である。そして、この１フレーム内のバーストの
数がＮ個の場合には、スイッチ１７の位置は１〜Ｎｔで
、またクロック位相調整回路は１９１〜１９ｎまでそれ
ぞれ設けられる。

つぎに、発振源１８とクロック位相調整回路１９１の動
作について説明する。

第５図にクロック位相調整回路の内部構成の一例を示す
。この第５図において第１図と同一部分には同一符号を
付して説明を省略する。クロック位相調整回路１９１　
　は論理回路とアップダウンカウンタおよび分周器Ｍ−
１／Ｍ／Ｍ＋　１とから構成される。２３は第１図に示
すスイッチ２０の入力端子に接続される端子であり、２
４．２５は端子である。

いま、発振源１８の出力周波数をｆｒｎとし、また、分
周器Ｍ−１／Ｍ／　Ｍ＋　１の分周数をＭとすると、そ
の出力周波数ｆｃはｆｃ＝＝ｆ工／Ｍ　となる。ここで
、発振源１８の出力周波数ｆ１ｎは分周器の出力周波数
ｆｅが各バーストの変調周波数に一致するべく、精度の
よい発振源１８によってその周波数が設定されている。

さて、第１図の制御信号入力端子２１にスイッチ１７の
選択信号に伴って第３図（ｂ）に示した正のパルスが加
えられると共に、スイッチ１７が選択信号によって位置
「１」を選択したとする。そして、上記正のパルス（論
理１１＃）はクロック位相調整回路１９１の端子２４（
第５図参照）に入力され、また、スイッチ１７を通じて
電圧比較器１６の論理出力はクロック位相調整回路１９
１の端子２５（第５図参照）に入力される。

このとき、端子２５に印加される信号の論理が１１１で
あれば、アップダウンカウンタのカウントダウン端子（
ＤＯＷＮ　）に論理１１“が現われ、また、端子２５に
印加される信号の論理が′Ｏ“であれば、そのカウント
アツプ端子（ｕｐ）に論理％１Ｎが現われる。そして、
端子２４には第３図（、）のパース）Ａの到来毎に所定
のタイミングで一度正論理パルスが入力されるため、こ
の度にアップパルスまたはダウンパルスがアップダウン
カウンタには入力される。

そして、このアップダウンカウンタは、このパルスに応
じてカウントアツプまたはカウントダウンするように動
作し、カウントアツプの数とカウントダウンの数に所定
の値以上の差が生じるとＣＡＲＲＹ（Ｃ）信号またはＢ
ＯＲＲＯＷ（Ｂ）信号を発生し、これと同時にカウンタ
をリセット（ＲＴ）すると共に再びカウントアツプ／ダ
ウン動作を続ける。−方、分周器Ｍ−１／Ｍ／Ｍ＋１は
通常はＭ分周器として動作している。そして、アップダ
ウンカウンタからＢ信号が入力されると、分局の１周期
だけＭ−１分周を実行し、また、Ｃ信号が入力されると
、分局の１周期だけＭ＋１分周を実行する。すなわち、
゛　　２π １つのＢ信号または１つのＣ信号によって□（ｒａｄ）
だけ出力端子２３のクロック位相が進みまたは遅れるよ
うに制御される。

以上が発振源１８とクロック位相調整回路１９１の動作
である。なお、クロック位相調整回路１９゜・・・１９
ｍについてもその動作は同じである。

つぎに、このクロック位相調整回路１９１〜１９ｎの出
力信号はスイッチ２０を通じて符号判定回路７とサンプ
ルホールド回路８にそれぞれ入力される。

このスイッチ２０は制御信号入力端子２１に加えられる
信号によって第３図（ｃ）に示すように、その位置が制
御される。ここで、この第３図（ｃ）の数字１．２・・
・４はスイッチ２０の位置を示す。

すなわち、１のバーストが到来したときにはクロック位
相調整回路１９１の出力が、また、２のバーストが到来
したときにはクロック位相調整回路１９！の出力が、と
いう具合に符号判定回路７とサンプルホールド回路８の
クロック信号源は選択される。

そして、このクロック位相ｖ！４整回路１９１〜１９１
の各出力は、相当するバーストが到来したときに、符号
判定回路７とサンプルホールド回路８に接続されると共
に、その分岐信号が位相比較器１４に入力され、クロッ
ク再生回路１３のクロックと位相比較される。そして、
先に説明したように、クロック再生回路１３がそのバー
ストのクロックを正しく再生しているタイミングの位相
比較情報によってその出力位相が制御される。

−般に、各入力信号のクロックの変化速度は非常に遅く
、また、各バーストごとの周波数差も非常に小さい。し
たがって、発振源１８０周波数安定度を十分に高めてお
けば、バースト毎に１度の位相修正情報が与えられれば
クロック位相調整回路１９１〜１９ｎ　の出力信号は、
常に十分各バーストのそれに一致するように制御するこ
とができる。

そして、第５図のアップダウンカウンタのＣ信号および
Ｂ信号がでるまでのカウント数の大きさは一種のローパ
スフィルタ的な役割を果すが、これは入力雑音の大きさ
、バースト繰り返し周期、変調波のクロック周波数の変
動の大きさなどによって適切な値に設計される。

なお、第１図の制御信号入力端子２１．２２に与えられ
る制御信号群はこの種のＴＤＭＡ通信方式用の受信装置
としては、本復調器に併用して必ず設備される受信バー
スト同期部などより与えられる。

なお、上記実施例では符号判定回路７の出力を出力端子
としているが、ローパスフィルタ６の出力およびクロッ
ク再生回路１３の出力を分岐すると共に、第２の符号判
定回路を設け、この第２の符号判定回路の出力を出力端
子とすることもできる。

すなわち、第１図の変形として第２図のように構成して
もよい。

この発明の他の実施例を示す第２図において第１図と同
一符号のものは相当部分を示し、２６は符号判定回路７
と同様の符号判定回路、２７はこの符号判定回路２６の
出力端子でちる。

そして、この第２図に示す実施例においては、ローパス
フィルタ６の出力およびクロック再生回路１３の出力を
分岐すると共に符号判定回路２６を設け、この符号判定
回路２６は上記ローパスフィルタ６の分岐信号を入力と
し、上記クロック再生回路１３の分岐信号を判定のクロ
ックとして使用し、この符号判定回路２６の出力を本復
調器の出力信号とするように構成されている。

第１図に示す入力端子１ないしクロック再生回路１３で
構成された部分は、受信信号の搬送波を再生し、ローパ
スフィルタ６の出力に復調波を得ることと、その復調波
を最適のタイミングで判定し変調信号を再生し出力端子
１２に出力する２つの作用を果たしている。

ところで、前者の作用を果すための再生クロックの位相
精度の許容範囲は比較的大きい場合もある。このような
場合には第２図に示す実施例が有効である。

そして、この第２図に示すように構成することによって
、クロック位相調整回路１９１〜１９ｎの位相制御精度
を第１図に示す実施例に比較して低くしてもよくなシ、
結果的に位相比較器１４ないし制御信号入力端子２２で
構成される各バースト毎のクロック再生回路の設計条件
をゆるめることができる。

一方、変調信号の再生は追加した符号判定回路２６によ
ってクロック再生回路１３からのクロックによシ正確な
タイミングで判定され、出力端子２７には正確な再生信
号を得ることができる。

〔発明の効果〕

以上説明したように、この発明によれば、入力の各バー
ストに対応して専用の各クロック位相調整回路を設け、
これらの出力とクロック再生回路がそのバーストのクロ
ックを正確に再生した後の出力とを位相比較し、その情
報を使用して上記各クロック位相調整回路の出力信号の
位相を修正するようにすると共に、対応するバースト毎
にこれらを選択して使用するようにしたため、常時復調
器内に各バーストのクロックが準備されてお夛、どのバ
ーストに対してもその先頭部分よシ正確なりロックが与
えられる。したがって、従来のように、バースト毎にま
ず、クロック再生を行い、その後に搬送波再生を行うと
いう平原を経る必要はなく、バーストの先頭部分よシ搬
送波の再生動作に入れるため、プリアンプルの長さが短
かくてもバーストのデータが正確に再生できるという効
果がある。

【図面の簡単な説明】

第１図はこの発明による２相位相変調波復調器の一実施
例を示すブロック図、第２図はこの発明の他の実施例を
示すブロック図、第３図はこの発明の復調器が受信する
入力信号の態様（フレームフォーマット）と復調器に入
力する選択信号のタイミングおよびこれによって選択さ
れるスイッチの選択位置関係を示す説明図、第４図はこ
の発明に用いる位相比較器の位相検波特性の一例を示す
特性図、第５図はこの発明に用いるクロック位相調整回
路の内部構成例を示す回路図、第６図は従来の２相位相
変調波復調器の一例を示すブロック図、第７図は変調信
号の論理例とこれに対応する復調出力波形の一例を示す
説明図である。１・・・・入力端子、２．３・・・・位相比較器、４・
・命・移相器、５１６・・１１＠ローパスフイルタ、７
・・・・符号判定回路、８・・・・サンプルホールド回
路、９・・−・乗算器、１０・＃−・ループフィルタ、
１１・・・・電圧制御発振器、１２・・・・出力端子、
１３・・・・クロック再生回路、１４・・・・位相比較
器、１５・−・曇ローパスフィルタ、１６・・・・Ｔｔ
圧比較器、１７＠・・・スイッチ、１８・拳−・発振源
、１９１〜１９ｎ・・・・クロック位相調整回路、２０
・・・・スイッチ、２６・・・・符号判定回路。

Claims

【特許請求の範囲】

（１）２相位相変調波の入力端子からの分岐信号が入力
される第１および第２の位相比較器とクロック再生回路
と、前記第１および第２の位相比較器からの出力信号を
それぞれ低域ろ波する第１および第２のローパスフィル
タと、この第１のローパスフィルタの出力信号を入力波
のクロックのタイミングでサンプルホールドするサンプ
ルホールド回路と、前記第２のローパスフィルタの出力
信号を前記クロックのタイミングで判定する符号判定回
路と、前記サンプルホールド回路の出力と前記符号判定
回路の出力を乗算する乗算器と、この乗算器の出力信号
をろ波するループフィルタと、このループフィルタの出
力電圧によつて発振周波数が制御される電圧制御発振器
と、この電圧制御発振器の出力を２分岐した一方の信号
の位相をπ／２（ｒａｄ）移相する移相器とからなり、
前記符号判定回路の出力を出力端子とする２相位相変調
波から変調信号を再生する判定帰還ループ型の２相位相
変調波復調器において、前記クロック再生回路に接続さ
れた第３の位相比較器と、この第３の位相比較器の出力
信号を低域ろ波する第３のローパスフィルタと、この第
３のローパスフィルタの出力電圧を基準電圧と比較し入
力電圧に応じて出力に論理“０”か論理“１”を出力す
る電圧比較器と、この電圧比較器の論理出力の接続先を
外部からの選択信号によつて選択する第１のスイッチと
、この第１のスイッチによつて接続された論理信号を情
報としてその出力信号の位相を制御する複数個のクロッ
ク位相調整回路と、この複数個のクロック位相調整回路
の入力信号源を与える発振源と、前記複数個のクロック
位相調整回路の各出力を外部からの選択信号によつて選
択し前記符号判定回路とサンプルホールド回路および第
３の位相比較器に接続する第２のスイッチとを備え、前
記クロック位相調整回路の出力信号の位相とバースト毎
にそのバーストのクロックを再生する前記クロック再生
回路の出力のクロック位相とを比較し両者の位相が一致
するように制御し、対応するバースト毎に前記クロック
位相調整回路の出力を選択し、これを前記符号判定回路
の判定タイミングおよび前記サンプルホールド回路のサ
ンプルタイミングとするようにしたことを特徴とする２
相位相変調波復調器。
（２）２相位相変調波の入力端子からの分岐信号が入力
される第１および第２の位相比較器とクロック再生回路
と、前記第１および第２の位相比較器からの出力信号を
それぞれ低域ろ波する第１および第２のローパスフィル
タと、この第１のローパスフィルタの出力信号を入力波
のクロックのタイミングでサンプルホールドするサンプ
ルホールド回路と、前記第２のローパスフィルタの出力
信号を前記クロックのタイミングで判定する第１の符号
判定回路と、前記サンプルホールド回路の出力と前記第
１の符号判定回路の出力を乗算する乗算器と、この乗算
器の出力信号をろ波するループフィルタと、このループ
フィルタの出力電圧によつて発振周波数が制御される電
圧制御発振器と、この電圧制御発振器の出力を２分岐し
た一方の信号の位相をπ／２（ｒａｄ）移相する移相器
とからなり、前記２相位相変調波から変調信号を再生す
る判定帰還ループ型の２相位相変調波復調器において、
前記クロック再生回路に接続された第３の位相比較器と
、この第３の位相比較器の出力信号を低域ろ波する第３
のローパスフィルタと、この第３のローパスフィルタの
出力電圧を基準電圧と比較し入力電圧に応じて出力に論
理“０”か論理“１”を出力する電圧比較器と、この電
圧比較器の論理出力の接続先を外部からの選択信号によ
つて選択する第１のスイッチと、この第１のスイッチに
よつて接続された論理信号を情報としてその出力信号の
位相を制御する複数個のクロック位相調整回路と、この
複数個のクロック位相調整回路の入力信号源を与える発
振源と、前記複数個のクロック位相調整回路の各出力を
外部からの選択信号によつて選択し前記第１の符号判定
回路とサンプルホールド回路および第３の位相比較器に
接続する第２のスイッチとを備え、前記クロック位相調
整回路の出力信号の位相とバースト毎にそのバーストの
クロックを再生する前記クロック再生回路の出力のクロ
ック位相とを比較し両者の位相が一致するように制御し
、対応するバースト毎に前記クロック位相調整回路の出
力を選択し、これを前記第１の符号判定回路の判定タイ
ミングおよび前記サンプルホールド回路のサンプルタイ
ミングとするよう構成し、かつ前記第２のローパスフィ
ルタの出力およびクロック再生回路の出力を分岐すると
共に、第２の符号判定回路を設け、この第２の符号判定
回路は前記第２のローパスフィルタの分岐信号を入力と
し、前記クロック再生回路の分岐信号を判定のクロ bクとして使用し、その出力を本復調器の出力信号とす
るよう構成したことを特徴とする２相位相変調波復調器
。