JPS634744A - ４相位相変調波復調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はバースト状に受信される４相位相変調波群か
らそれぞれの変調信号を再生する４相位相変調波復調器
に関するものである。

〔従来の技術〕

従来の判定帰還ループ型の４相位相変調波復調器の一例
を第６図に示し説明する。

図において、１は４相位相変調波が印加式れる入力端子
、２．３はこの入力端子１からの分岐信号が入力される
位相比較器、５，６はこの位相比較器２，３からの各出
力信号をそれぞれ低域濾波する低域通過フィルタ（ロー
パス、フィルタ）、７゜８はこのローパスフィルタ５，
６の各出力信号をそれぞれ入力波のクロックのタイミン
グで判定する符号判定回路、９，１０はローパスフィル
タ５゜６の各出力信号をそれぞれ上記クロックのタイミ
ングでサンプルホールドするサンプルホールド回路、１
１．１２はこのサンプルホールド回路９゜１０の各出力
と符号判定回路７，８の各出力をそれぞれ乗算する乗算
器、１３はこの乗算器１１゜１２の出力を加算する加算
器、１４はこの加算器１３の出力信号を濾波するループ
フィルタ、１５はこのループフィルタ１４の出力電圧に
よって発振周波数が制御される電圧制御発振器、４はこ
の電圧制御発振器１５の出力を２分岐した一方の信号の
位相を”／２　（ｒａｄ）移相する移相器、１６．１７
は出力端子、１８は入力端子１からの分岐信号が入力さ
れるクロック再生回路である。

つぎにこの第６図に示す回路の動作について説明する。

まず、受信された４相位相変調波は入力端子１に印加で
れ、この入力信号は分岐され、−方は位相比較器２に、
他方は位相比較器３にそれぞれ入力される。そして、こ
の位相比較器２に入力でれた入力波は電圧制御発振器１
５の出力波によって位相検波されることによシ、ローパ
スフィルタ５を通じて４相位相変調波の片チャンネル（
以下、Ｐチャンネルと呼称する）の復調信号を得る。ま
た、同様に、位相比較器３に入力でれた入力波も移相器
４の出力波によって位相検波され、ローパスフィルタ６
を通じて４相位相変調波の他方のチャンネル（以下、Ｑ
チャンネルと呼称する）の復調信号を得る。

いま、４相位相変調波を仮りに下記式（１）で表現する
。

５（ｔ）　＝　Ａ＊（ω、ｔ＋（２ｋ（ｔ）＋１）π／
４＋θ、）　　・・・（１）この式＋１）において、Ａ
は入力波の振幅、ω、はその中心角速度、θｉはその初
期位相であり、そして、ｋ（、）は変調信号を表現する
【ので、そのクロック周期毎に変化するＰ、Ｑの２チヤ
ンネルの変調信号の論理（１１）（１０）（００）（０
１）　　に応じてｋ（ｔ）＝０　、　ｋ（ｔ）”１．ｋ
（ｔ）＝２．ｋ（ｔ）＝３　　をとるものとする。

−方、電圧制御発振器１５の出力信号は下記式１式％ この式（２）において、２は電圧制御発振器１５の出力
信号の振幅、ω９はその中心角速度、θ。は初期位相で
ある。

そして、位相比較器２の出力信号は上記２つの信号の積
で表現される。

したがって、この位相比較器２の出力信号をに、　ｌ　
（ｔ　）　　とすると、これは次式（３）で与えられる
。

Ｋ、１＝Ｓ（ｔ）ＸＶ（ｔ） ＝Ａｓｈ＋（（２ｋ（ｔ）＋１　）”／４＋（θ五−θ
ｏ））＋Ａｓｔｎ（（ω３＋ωｖ）ｔ＋（２ｋ（ｔ）＋
１）ノシ４＋（θｉ−θ。））・・・・（３） さらに、この式（３）において、ω３＝ω９とし、また
、ローパスフィルタ５によって式（３）の高調波成分が
除去でれているとすると、ローパスフィルタ５の出力信
号ＫＬ１（ｔ）は下記式（４）で与えられる。

ＫＬＩ　＝　Ａｇｔｎ　（（２ｋ（ｔ）＋１）”／４”
（θｉ−θ。））・・・・（４）同様にして、移相器４
の出力信号は下記式（５）のように表わせる。

Ｒ（ｔ）　＝　２ｓｆｎ（ωｖｔ十〇。）　　　　　　
・・・・・（５）そして、位相比較器３の出力信号は上
記式（１）と式（５）の積で表現嘔れる。

したがって、この位相比較器３の出力信号をに□（１）
とすると、次式（６）で与えられる。

Ｋｐ２（ｔ）＝Ｓ（ｔ）×Ｒ（ｔ） ＝Ａｃｏｓ　（（２ｋ（ｔ　）＋１　）”／４”（θｉ
−θ。）＝　−Ａｃｏｓ（（ω、＋ωｖ）ｔ＋（２ｋ（
ｔ　）＋ｌ　）π／４＋（θｉ＋θ。））・・・・・（
６） 嘔らに、この式（６）において、ω、＝ω７とし、また
、ローパスフィルタ６によって上記式（６）の高調波成
分が除去嘔れているとすると、このローパスフィルタ６
の出力信号ＫＬ、ｌ（ｔ　）　　は下記式（７）で与え
られる。

ＫＬｍ　（ｔ　）　＝Ａｃｏｓ　（（２ｋ（ｔ　）＋１
　）”／４＋（θｉ−θ。））　　・・−＋７）そして
、上記式（４）２式（７）において、θｉ中θ。とする
と、ｋ（ｔ）−０のとキｋＬ□とｋＬ２はそれぞれ（Ａ
、Ａ）（ｖ＋　　となる。また、ｋ（ｔ）−ｔ　、　ｋ
（ｔ）−２。

ｋ（ｔ）＝３　　では、ＫＬＩＩＫＩＪＯ値はそれぞれ
（Ａ、　−Ａ）　。

（−Ａ、−Ａ）、　（−Ａ、Ａ）（Ｖ）となる。でらに
、符号判定回路Ｔにおいて、ＫＬ工≦０（ｖ）の場合に
はその出力論理を“０゛°に、また、ＫＬ工＞０（Ｖ）
の場合にはその出力信号を“１′°とし、同様に、符号
判定画＃８８においてもＫＬ２−０　　の場合には出力
信号を“０″°、ＫＬ□〉０の場合には出力信号を“１
°°としたとする。このようにすれば、出力端子１６．
１７には先の変調信号に応じた出力信号が得られる。

でて、説明の都合上、いま、仮に、サンプルホールド回
路９．１０は省略し、前記式（４）で与えられる信号が
直接乗算器１１の一方の入力に加えられ、また、前記式
（７）で与えられる信号が直接乗算器１２の一方の入力
に加えられるものとする。

つまシ、乗算器１１の一方の入力は式（４）より以下の
信号となる。

ＫＬ□＝Ａ虐（（２ｋ（ｔ　）＋１　）シ４＋（θｉ−
θ。）＝Ａ虐（へ１＋（θｉ−θ。））　　　　　　　
（ｋ（ｔ）＝Ｏのとき）＝Ａｓｆｎ　（３”／４＋（θ
ｌ−θ。））＝Ａｃｓ（ノシ１＋（θｉ−θ。月（ｋ（
ｔ）＝ｔのとき） ＝Ａｄｎ　（５π４＋（θｉ−θ。））＝−Ａｔｈ（”
／４＋（θＩＪ。））（ｋ（ｔ）−２のとき） ＝Ａ幽（ｈｒｙ、＋（θｉ−θｏ））＝−ＡＣＯ３（”
／４＋θ）（ｋ（ｔ）＝３のとき） ・・・・（４＆） 同様に、乗算器１２の一方の入力は式（７）より以下の
信号となる。

ｘＬ２＝Ａｃｏｓ（（２ｋ（ｔ）”ＩＦ／４”（θｉ−
θ。））＝　ＡＣＯ３（”／４　＋（θ１−θ。））　
　　　　　　（ｋ（ｔ）＝Ｏのとき）＝Ａｃｏｓ（３”
／４”（θ１−θ。））＝−Ａｓｉｎ　（”／４＋（θ
１−θ。））（ｋ（ｔ）＝１のとき） ＝Ａｃｏｓ　（５”／４＋（θｉ−θｏ　））＝　−Ａ
ｃｏｓ　（”／４　（θ１−θ。））（ｋ（ｔ）−２の
とき） ＝　Ａｃｏｓ　（”／４　”（θｉ−θ。））＝Ａｄｎ
　（”／４＋（θｉ−θ。））（ｋ　（ｔ　）−３のと
き） ・・・・（７ａ） また、乗算器１１の他方の入力には先に示した出力端子
１７に出力される信号と同じ論理信号が分岐して入力で
れる。そして、前記式（４ａ）で表わでれる信号を端子
１−１の信号とし、また、出力端子１７と同じ論理信号
を端子１−２の信号とすると、この乗算器１１は端子１
−２の信号の論理が“０°°の場合は端子１−１の信号
の符号を反転して出力し、端子１−２の信号の論理が１
′°の場合は端子１−１の信号をその”まま出力する。

すると、乗算器１１の出力をＫＭ工とすると、以下のよ
うになる。

’　　　ＫＭ１＝Ａ虐（シ１＋（θｌ−θ。月　　　（
ｋ（ｔ）−０のと＠）＝−Ａｃｏｓ（”／４”（θｌ−
θ。月　　　（ｋ（ｔ）＝１のとき）＝Ａｓｔｎ　（”
／４＋（θｉ−θｏ））　　　　　（ｋ（ｔ）＝ｚのと
き）＝−Ａｃｏｓ［’７４＋（θｉ−θ。ｌ　　　　（
ｋ（ｔ）＝３のと＠）・・・・（８） 同様に、乗算器１２の他方の入力には、先に示した出力
端子１６に出力される信号と同じ論理信号が分岐して入
力される。そして、前記式（７ａ）で表わされる信号を
端子２−１の信号とし、また、出力端子１６と同じ論理
信号を端子２−２の信号とすると、この乗算器１２は端
子２−２の信号の論理が“０゛の場合は端子２−１の信
号の符号を反転して出力し、端子２−２の信号の論理が
“１′°の場合は端子２−１の信号をそのまま出力する
。すると、乗算器１２の出力をＫＭ２とすると、以下の
ようになる。

Ｋ、　、　＝　Ａｃｏｓ　（ノシ１＋（θｉ−θｏ、！
）　　　　　　（ｋ（ｔ）＝０のとき）＝　−Ａｓ１ｎ
　（”／４＋（θｌ−θ。））　　　　　（ｋ（ｔ）＝
１のときノー　Ａｃｏｓ　（”／４　＋　（θｉ−θ。

））　　　　　　（ｋ（ｔ）＝２のとき）＝−Ａ虐（”
／４＋（θｉ−θ。月　　　　　（ｋ（ｔ）＝３のとき
〕・・・・（９） つぎに、加算器１３において、上記式（８）から式（９
）をひくと、ｋ（、ｔ）の値にかかわらず、以下の弐ｕ
ｌのｅｏで表わされる。

ｅ０＝Ａｓｔｎ　（”／４”（θｉ−θ。）　）　−Ａ
ｃｏｓ　（”／ａ　＋　（θ１−θ。））＝５Ａ比（θ
ｉ−θ。） ・・・・Ｑ［ｆｌ この式Ｑ（９において、ｅｏは一般に入力端子１０入力
波と電圧制御発振器１５の出力信号波の位相誤差電圧と
称される信号で、これはループフィルタ１４を通じて電
圧制御発振器１５の周波数制御端子に入力烙れる。すな
わち、θｉ−θ。の値が正の場合にはその出力周波数を
高くするように、また、負の場合にはその出力周波数を
低くするように動作する。その結果として、電圧制御発
振器１５の出力の角周波数ω７は入力端子１に加えられ
た入力波の中心角周波数ω、に一定の条件下において常
に一致する。また、θ。はθｉにほぼ等しくなる。

すなわち、先に仮定したω、−ω７．また、θ。キＯ１
が満た嘔れる。

結局、位相比較器２とローパスフィルタ５とループフィ
ルタ１４と電圧制御発振器１５からなるループ、または
、位相比較器３とローパスフィルタ６とループフィルタ
１４と電圧制御発振器１５からなるループは一般によく
知られている位相同期回路（ＰＬＬ）を形成しており、
また、ここで加えられた乗算器１１ｉ２および加算器１
３は入力端子１に入力される信号波が４相位相変調され
ているため、この変調成分が誤差電圧ｅ０に重畳するこ
とを打ち消す役目をしている。

つぎに、先に省略したサンプルホールド回路９゜１０と
クロック再生回路１８の役目と符号判定回路７，８の動
作についてもう少し詳しく説明する。

先の説明では簡単にするため、２つのチャンネルがシン
ボルクロック毎に論理“０°゛か“１°”をとり、それ
に応じて変調信号ｋ（ｔ）が“０１１“１“２゛“３″
゛のいずれかをとる、すなわち、ＰチャンネルとＱチャ
ンネルの論理信号とそのときのｋ（ｔ）の値の一例を示
す第７図（、）に示すような信号とし、これによる被変
調波を前記式（１）とした。

このような信号で４相位相変調でれた式（１）の周波数
占有帯域は非常に広いものとなるため、実用的ではない
。したがって、−般的には変調信号ｋ（ｔ）を帯域制限
するか、または、被変調波５（ｔ）を帯域制限した上で
被変調波は伝送でれ入力端子１に加えられる。この結果
、第６図におけるローパスフィルタ５およびローパスフ
ィルタ６の復調波形は、ＰチャンネルとＱチャンネルの
論理信号とそのときのｋ（ｔ）の値の一例を示す第７図
（−）に対応して、同様の論理信号をもっておシさらに
帯域制限でれたＰチャンネル、Ｑチャンネルの復調信号
を示す第７図（ｂ）のようになる。

また、実際には伝送路において、雑音が加わるため第７
図（ｂ）の波形上には雑音成分電圧波形も重畳される。

嘔て、先の説明では、第７図（ｂ）の波形はそれぞれ符
号判定回路７と８に入力でれ、もし、その値が正ならば
出力を論理“１″゛に、また、負および零ならば出力を
論理“θ″にするように判定すると述べたが、第７図（
ｂ）に示すように波形制限され、その波形上に雑音が重
畳された場合には、例えば、第７図（＆）のＴ。からＴ
１の区間（この区間でＰチャンネ／ｌ／＝１１Ｑチャン
ネル＝　１　、　ｋ（ｔ）＝Ｏ）　ｌｃ相当する第７図
（ｂ）のＴ。′からＴ□′までの符号判定回路７．８の
出力論理が正しく　（１，１）になるとは限らない。す
なわち、論理が第７図（ｂ）に示す波形に重畳した雑音
によってＴ　０１からＴ　、１の区間で誤ってしまうこ
ともある。この誤シは雑音の大きさと２判定する信号点
における振幅の太き百によって確率的に発生するが、こ
の誤りを最小にするためには信号電圧の一番大きいタイ
ミング、すなわち、通常はＴｎ′とＴｎ＋ｔ’間の中央
において判定するようにし、このタイミングで判定され
て得られた出力論理を次の判定タイミングまで保持する
ようにすればよい。

さて、このような帯域制限と雑音による影響は先に説明
した乗算器１１．１２のそれぞれの一方の入力端子１−
１と端子２−１に加えられる信号にも同様に生じる。し
たがって、ここでも上記と同様にＴ、ｌとＴ、＋１１間
の中央におけるその出力電圧をクロック周期の間だけ保
持する方法がとられる。これがサンプルホールド回路９
，１０の役目である。

このように、代表的なタイミングでローパスフイルタ５
，６の出力を判定、または、サンプルホールドするため
には受信側において変調信号のクロックを再生する必要
がある。これがクロック再生回路１８の役目である。な
お、このクロック再生回路１日の構成およびその動作は
一般によく知られていると共に、この発明の動作には直
接関係しないため、ここではその説明は省略する。

なお、以上説明した判定帰還型の４相位相変調波復調器
については、例えば、「電気通信方式技術Ｊ　（ＰＲＥ
ＮＴＩＣＥ−ＨＡＬＬ、ＩＮＣ発行のＴｅｌｅｃｏｍｍ
ｕｎｉｃａｔｉｏｎＳｙｓｔｅｍｓ　Ｅｎｇｉｎ＠ｅｒ
ｉｎｇ”（Ｐ７６）　）にも説明されている。

〔発明が解決しようとする問題点〕

以上のように、４相位相変調波を復調再生する判定帰還
ループ壓の復調器では、判定時刻を定めるために通常ク
ロック再生回路が不可欠である。

ところで、このような復調器を時分割多重方式のように
入力波がバースト状に到来する通信方式で使用する場合
には次のような問題点があった。

まず、第３図（−）について説明する。この第３図（ａ
）は時分割多重方式と称する通信方式で使用でれるフレ
ーム構成の一例を示している。

この方式では、異った送信局からの４相位相変調波がＡ
、Ｂ、Ｃ，Ｄのようにバースト状に、かつ１フレ一ム周
期で到来する。この場合、各バーストの中心周波数と変
調信号のクロック周波数はほぼ一致しているが、それら
の位相関係は独立でるる。したがって、次々に到来する
これらの信号を先に述べた判定帰還ループ型復調器を使
用して復調、再生するためには、各バースト毎に搬送周
波数に対する位相の同期（基準搬送波の再生）とクロッ
クに対する同期（第７図（、）のＴ１．Ｔ２・・・に対
応したＴＩ’＋Ｔ２’・・・を得る。クロック再生と称
する）を行う必要がある。

そして、よく知られているように、これらの再生にはバ
ーストが到来してから所定の時間を要するため、−般に
は各バーストの先頭部にプリアンプルと称する同期確立
用の変調部分が設けられる。

この部分は情報の伝送に寄与しない部分であり、伝送効
率を上げるためには短かい方がよい。

さて、判定帰還ループ型の復調器では、搬送周波数に対
する位相同期が達成されることを先に説明したが、この
動作は再生されたクロックによるサンプルおよびホール
ドと、その時刻に判定された正しい再生信号による乗算
を前提にしている。

すなわち、搬送周波数の同期を正しく行うためには、そ
れ以前に正しいクロックの同期が確立している必要があ
る。

このために、判定帰還ループ型の復調器を用いる場合に
は、搬送波の同期とクロックの同期が独立に達成でれる
他の型の復調器に比較してプリアンプルの長でを長くす
る必要があるという問題点があった。

この発明は、かかる問題点を解決するためにな嘔れたも
ので、プリアンプルの長さが比較的短かくてもバースト
のデータが正確に再生できる４相位相変調彼復調器金得
ることを目的とする。

（問題点を解決するための手段〕 この発明による４相位相変調波復調器は、４相位相変調
波の入力端子からの分岐信号が入力される第１および第
２の位相比較器とクロック再生回路と、上記第１および
第２の位相比較器からの名田力信号をそれぞれ低域濾波
する第１および第２の低域通過フィルタと、この第１お
よび第２の低域通過フィルタの各出力信号をそれぞれ入
力波のクロックのタイミングでサンプルホールドする１
組のサンプルホールド回路と、上記第１および第２の低
域通過フィルタの各出力信号をそれぞれ上記クロックの
タイミングで判定する第１および第２の符号判定回路と
、上記１組のサンプルホールド回路の各出力と上記第１
および第２の符号判定回路の各出力をそれぞれ乗算する
１組の乗算器と、この１組の乗算器の出力を加算する加
算器と、この加算器の出力信号をテ波するループフィル
タと、このループフィルタの出力電圧によって発振周波
数が制御される電圧制御発振器と、この電圧制御発振器
の出力を２分岐した一方の信号の位相を９７２　（ｒａ
ｄ）移相する杉相器とからな）、４相位相変調波から変
調信号を再生する判定帰還ループ型の４相位相変ｐＡ波
復調器で、シンボルクロックのＮ倍の周波数をもつクロ
ック発振器と、このクロック発振器からの発振クロック
をＮ分周しゲート信号と位相誤差信号の供給を受けるこ
とによ、９Ｎ分周クロックの位相を変えて再生クロック
の位相と一致させるバースト数のクロック位相調整回路
と、このクロック位相調整回路の出力と上記クロック再
生回路の出力を入力としそのクロック位相調整回路の出
力とそのクロック再生回路からの再生クロックの位相を
比較してその誤差電圧を出力する第３の位相比較器と、
この第３の位相比較器の出力の雑音成分を取り除く第３
の低域通過フィルタと、この第３の低域通過フィルタの
出力の正負を判定しその正負に対応した電圧を出力する
電圧比較器と、この電圧比較器の出力を上記バースト数
のクロック位相調整回路の何れに入力するかを選択する
第１のスイッチと、この第１のスイッチを動作し前記ク
ロック位相調整回路の位相可変機能を動作させるゲート
信号の入力端子と、前記バースト数のクロック位相調整
回路の出力のうち１つを選んで前記第１および第２の符
号判定回路と１組のサンプルホールド回路および第３の
位相比較器ヘクロックを入力する第２のスイッチと、こ
の第２のスイッチを動作し前記バースト数のクロック位
相調整回路の出方の何れを出力するかを選択するゲート
信号の入力端子とを備えてなるようにしたものである。

また、この発明の別の発明にょる４相位相変調波復調器
は、上記のものにおいて第１および第２の低域通過フィ
ルタの各出力およびクロック再生回路の出力を分岐する
と共に、第３および第４の符号判定回路を設け、この第
３および第４の符号判定回路はそれぞれ上記第１および
第２の低域通過フィルタの各分岐信号を入力とじ、かつ
上記クロック再生回路の分岐信号を判定のクロックとし
て使用し、その出力を本復調器の出方信号とするよう構
成したものである。

〔作用〕

この発明においては、復調器に各バーストのタイミング
クロックに同期した複数個のクロック源を内蔵したこと
によシ、各バーストの先頭部分から判定帰還ループ型復
調器に同期したタイミングクロックを用いることができ
るようになり、バースト間でループの搬送波再生回路と
しての同期引き込み時間が短かくなるため、正確な復調
が行なわれるまでにかかる時間が短かくなる。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明による４相位相変調波復調器の一実施
例を示すブロック図である。

この第１図において第６図と同一符号のものは相当部分
を示し、１９はクロック再生回路１８の出力信号とスイ
ッチ２５の出力信号の位相を比較しその結果に応じた電
圧を出力する位相比較器で、この位相比較器１９は後述
するクロック位相調整回路の出力とクロック再生回路１
８からの再生クロックの位相を比較してその誤差電圧を
出力するように構成でれている。２０はこの位相比較器
１９の出力の雑音成分を取り除く低域通過フィルタ（ロ
ーパスフィルタ）、２１はこのローパスフィルタ２０の
出力電圧の正負を判定しその正負に対応した電圧を出力
する電圧比較器で、この電圧比較器２１はローパスフィ
ルタ２０の出力の正負を判定し、正ならば＋Ｅ（Ｖ）　
、負ならば−Ｅ（Ｖ）を出力するように構成でれている
。２２はこの電圧比較器２１の出力をどのクロック位相
調整回路に入力するかを選択するスイッチ、２３はシン
ボルクロックのＮ倍の周波数をもつクロック発振器、２
４１゜２４、・・・２４ｎはこのクロック発振器２３の
周波数を分周しかつその出力信号の位相が外部からの制
御信号によって調整できるクロック位相調整回路で、こ
のクロック位相調整回路２４、〜２４ｎはクロック発振
器２３の発振クロックをＮ分周しゲート信号と位相誤差
信号の供給を受けることによｆｉＮ分周クロックの位相
を変えて再生クロックの位相と一致させるバースト数の
クロック位相調整回路を構成している。２５は所定のク
ロック位相調整回路を所定の時刻に符号判定回路７，８
とサンプルホールド回路９，１０および位相比較器１９
に接続するスイッチで、このスイッチ２５はパースト数
あるクロック位相調整回路の出力のうち１つの出力を選
んで上記符号判定回路７，８とサンプルホールド回路９
，１０および位相比較器１９ヘクロツクを入力するよう
に構成てれている。２６はスイッチ２２を制御する制御
信号の入力端子で、この入力端子２６にはスイッチ２２
を動作しクロック位相調整回路の位相可変機能を動作さ
せるゲート信号が供給でれるように構成されている。２
７はスイッチ２５を制御する制御信号の入力端子で、こ
の入力端子２７にはどのクロック位相調整回路の出力を
出力するか選択するゲート信号が供給されるように構成
されている。

つぎにこの第１図に示す実施例の動作を説明する。

まず、時分割多重化通信のフレーム構成の一例を示す第
３図（−）に示すバーストごとにその被変調波よシ変調
信号のクロックを再生するクロック再生回路１８の出力
信号は位相比較器１９の一方の入力端子に入力される。

また、この位相比較器１９の他方の入力端子には符号判
定回路７，８およびサンプルホールド回路９，１０に供
給されるスイッチ２５の出力に現われるクロックが供給
される。

そして、この位相比較器１９は両者のクロックの位相を
比較し、その位相差に応じた電圧を出力し、この出力信
号はローパスフィルタ２０を通じて電圧比較器２１に入
力される。ここで、このローパスフィルタ２０は入力端
子１に印加する信号波に含まれる雑音成分によってクロ
ック再生回路１８の出力の再生クロックが動揺し、この
結果位相比較器１９の出力に現われる雑音成分を除去す
るものである。

つぎに、位相比較器１９の位相比較特性の一例を第４図
に示し説明すると、この第４図において、矢印は位相差
（θ１−０２）を示す。

いま、クロック再生回路１８の出力のクロック位相をθ
１．スイッチ２５の出力のクロックの位相を０２とする
と、位相比較器１９は、θ１≧θ２、すなわち、クロッ
ク再生回路１８の出力のクロックの位相がスイッチ２５
の出力のクロック位相より進んでいる場合にはその差に
応じた電圧を出力し、また、θ１くθ２、すなわち、ク
ロック再生回路１８の出力のクロックの位相がスイッチ
２５の出力のクロックの位相より遅れている場合にはそ
の差に応じた負の電圧を出力する。

この結果、電圧比較器２１の出力には、前者、すなわち
、θ１≧０２の場合には十Ｅ（Ｖ）が出力てれ、また、
後者、すなわち、θ１くθ２の場合には−Ｅ（Ｖ）が出
力される。そして、この電圧比較器２１の出力はスイッ
チ２２を通してクロック位相調整回路２４、〜２４ｎの
各位相差情報入力端子に入力でれる。

でて、このスイッチ２２は入力端子２６に入力される制
御信号によシ制御され、電圧比較器２１の出力を所定の
期間どのクロック位相調整回路に入力するかを選択する
。

第３図（ｂ）に入力端子２６に与えられるゲート信号の
タイミングとこれによって選択されるスイッチ２２の位
置関係を示す。そして、この第３図（ｂ）の横軸は時間
軸で第３図（−）の時間軸に一致している。すなわち、
各バーストの後縁近くにおいて、各信号の上部に示した
番号の位置にスイッチ２２の位置が選択される。

ぢて、前述の従来例の説明において、クロック再生回路
１８が各バーストの受信波を受けてから、その変調波の
クロックを正しく再生するまでには所定の時間を要する
ことを述べた。スイッチ２２の役割はクロック再生回路
１８が正しいクロックを再生し、その結果得られる位相
比較情報を各クロック位相調整回路２４、°〜２４ｎに
入力する役目を果たす。

第３図では１フレーム内のバーストの数が４の場合につ
いて示した。この場合、スイッチ２２が選択される位置
は、１．２，３．４の４位置である。また、これに応じ
てクロック位相調整回路も２４□〜２４．の４個である
。そして、１フレーム内のバーストの数がＮ　ｆｌｅｄ
の場合には、スイッチ２２の位置は１〜Ｎまで、またク
ロック位相調整回路は２４、〜２４ｎまでそれぞれ設け
られる。

つぎに、クロック発振器２３とクロック位相調整回路２
４Ｌの動作について説明する。

第５図にクロック位相調整回路の内部構成の−例を示す
。この第５図において第１図と同一部分には同一符号を
付して説明を省略する。クロック位相調整回路２４、は
論理回路とアップダウンカウンタおよび分周器Ｍ−１４
し■１とから構成される。

２８は第１図に示すスイッチ２２の入力端子に接続され
る端子、２９はゲート信号入力端子、３０は符号判定回
路２１からの出力信号が入力する入力端子である。

いま、クロック発振源２３の出力周波数をｆｍとし、ま
た、分周器Ｍ−１／Ｍ／Ｍ＋１の分周数をＭとすると、
その出力周波数ｆｃはｆｃ＝ｆｒ７Ｍとなる。

ここで、クロック発振源２３の出力周波数ｆｍは分局器
の出力周波数ｆｃが各バーストの変調周波数に一致すべ
く精度のよいクロック発振源２３によってその周波数が
設定でれている。

でて、第１図の入力端子２６にスイッチ２２の選択信号
にしたがって第３図（ｂ）に示した正のパルスが加えら
れると共に、スイッチ２２が選択信号によって位置「１
」を選択したとする。そして、上記圧のパルス（論理“
１°°）はクロック位相調整回路２４、のゲート信号入
力端子２９（第５図参照）に入力され、また、スイッチ
２２を通じて電圧比較器２１の論理出力はクロック位相
調整回路２４、の入力端子３０（第５図参照）に入力で
れる。

このとき、入力端子に印加される信号の論理が“１″で
あれば、アップダウンカウンタのカウントダウン端子（
ＤＯＷＮ）に論理“１°゛が現われ、また、入力端子３
０に印加でれる信号の論理が“０″°でおれば、アップ
ダウンカウンタのカウントアツプ端子（ｕｐ　）に論理
“１′′が現われる。そして、端子２９には第３図（＆
）のパース）Ａの到来毎に所定のタイミングで一度正論
理パルスが入力でれるため、この度にアップパルスまた
はダウンパルスがアップダウンカウンタには入力でれる
。

そして、このアップダウンカウンタはこのパルスに応じ
てカウントアツプまたはカウントダウンするように動作
し、カウントアツプの数とカウントダウンの数に所定の
値以上の差が生じると、ＣＡＲＲＹ　（Ｃ）信号または
ＢＯＲＲＯＷ（Ｂ　）信号を発生し、これと同時にカウ
ンタをリセット（ＲＴ）すると共に再びカウントアツプ
／ダウンの動作を続ける。

−方、分周器Ｍ−１／Ｍ／Ｍ＋　１は、通常はＭ分周器
として動作している。そして、アップダウンカウンタか
らＢ信号が入力きれると分周の１周期だけＮ−１分周金
臭行し、また、Ｃ信号が入力されると分周の１周期だけ
Ｎ＋１分周を実行する。すなわち、１つのＢ信号または
Ｃ信号によって２πｌ／Ｍ　（ｒａｄ）だけ出力端子２
８のクロック位相が進み、または遅れるように制御され
る。

以上がクロック発振器２３とクロック位相調整回路２４
□の動作である。なお、クロック位相調整回路２４２・
・・２４ｎについてもその動作は同じである。

つぎに、このクロック位相調整回路２４□〜２４ｎの出
力信号はスイッチ２５を通じて符号判定回路７．８およ
びサンプルボールド回路９，１０にそれぞれ人力妊れる
。そして、このスイッチ２５は入力端子２７に加えられ
る信号によって第３図（ｃ）に示すように、その位置が
制御される。ここで、この第３図（ｃ）の数字１．２・
・・４はスイッチ２５の位置を示す。

すなわち、１のバーストが到来したときにはクロック位
相調整回路２４、の出力が、また、２のバーストが到来
したときにはクロック位相調整回路２４□の出力がとい
う具合に符号判定回路７，８およびサンプルボールド回
路９，１ｏのクロック信号源は選択でれる。

そして、このクロック位相調整回路２４□〜２４ｎの各
出力は、相当するバーストが到来したときに符号判定回
路７．８およびサンプルホールド回路９．１０に接続さ
れるとともに、その分岐信号が位相比較器１９に入力嘔
れ、クロック再生回路１８のクロックと位相比較される
。そして、先に説明したようＫ、クロック再生回路１８
がそのバーストのクロックを正しく再生しているタイミ
ングの位相比較情報によってその出力位相が制御される
。

−般に、各入力信号のクロック変化速度は非常に遅く、
また、各バーストごとの周波数差も非常に小さい。した
がって、クロック発振器２３の周波数安定度を十分に高
めておけば、バースト毎に１度の位相修正情報が与えら
れればクロック位相調整回路２４□〜２４ｎの出力信号
は、常に十分者バーストのそれに一致するように制御す
ることができる。そして、第５図のアップダウンカウン
タのＣ信号またはＢ信号がでるまでのカウント数の大き
さは一種のローパスフィルタ的な役割を果すが、これは
入力雑音の大きさ、バースト繰シ返し周期。

変調波のクロック周波数の変動の太き式などによって適
切な値に設計される。

、なお、第１図の入力端子２６．２７に与えられる１Ｎ
＋ＩＩ御信号群は、この種のＴＤＭＡ通信方式用の受信
装置としては、本復調器に併用して必ず設備される受信
バースト同期部などよシ与えられる。

なお、上記実施例では、出力端子１６．１７からでる出
力信号はそれぞれループ内で乗算器１２゜１１に加えら
れる論理信号と同一のものであり、判定に用いたタイミ
ングクロックはスイッチ２５の出力を用いているが、ロ
ーパスフィルタ５．６の各出力およびクロック再生回路
１８の出力を分岐すると共にもう１組の符号判定回路を
設け、この符号判定回路の各出力を本復調器の出力信号
とすることもできる。

すなわち、第１図の変形として第２図のように構成して
もよい。

この発明の他の実施例を示す第２図において第１図と同
一符号のものは相当部分を示し、２９゜３０はループ外
に設けたｌｕｌの符号判定回路、３１゜３２はそれぞれ
この１組の符号判定回路２９　、３０の各出力端子であ
る。

そして、この第２図に示す実施例においては、１組の符
号判定回路２９．３０はそれぞれローパスフィルタ５，
６の各分岐信号を入力とし、クロック再生回路１８の分
岐信号を判定のクロックとして使用し、この１組の符号
判定回路２９．３０の各出力を本復調器の出力信号とす
るように構成でれている。

このように、ループ外にもう１組の符号判定回路２９．
３０を設けて、その入力をそれぞれローパスフィルタ５
の出力、ローパスフィルタ６の出力とし、でらに、クロ
ック再生回路１８の出力をタイミングクロックと判定し
て出力端子３１．３２に出力してもよい。

つまり、入力端子１ないし電圧制御発振器１５で構成さ
れるループで搬送波を再生する場合に必要なタイミング
クロックは、復調波を正確なタイミングで判定し、変調
信号を再生する場合に必要なりロックよシも比較的低い
精度でよい場合もあるので、クロック位相調整回路２４
、〜２４ｎの位相制御精度を第１図に示す実施例のとき
よりも比較して低くしてもよくなシ、結果的に位相比較
器１９ないし入力端子２７で構成される各バースト毎の
タロツク再生回路の設計条件をゆるめることができる。

一方、変調信号の再生は、追加した１組の符号判定回路
２９．３０によってクロック再生回路１８からの正確な
タイミングクロックによシ精度よく判定され、出力端子
３１．３２に正確な再生信号を得ることができる。

〔発明の効果〕

以上説明したように、この発明によれば、入力の各バー
ストに対応して専用の各クロック位相調整回路を設け、
これらの出力とクロック再生回路がそのバーストのクロ
ックを正確に再生した後の出力とを位相比較し、その情
報を使用して上記各クロック位相調整回路の出力信号の
位相をイ（正するようにすると共に、対応するバースト
毎にこれらを選択して使用するようにしたため、常時復
調器内に各バーストのり【コックが準備されており、ど
のバーストに対してもその先頭部分より正確ナクロツク
が与えられる。したがって、従来のように、バースト毎
にまず、クロック再生を行い、その仮に搬送波の再生を
行うという手順を経る必要はなく、バーストの先頭部分
よシ搬送波の再生動作に入れるため、プリアンプルの長
でか短かくてもバーストのデータが正確に再生できると
いう効果がるる。

【図面の簡単な説明】

第１図はこの発明による４相位相変調彼復調器の一実施
例を示すプ【コック図、第２図はこの発明の他の実施例
を示すブロック図、第３図は時分割多重化通信のフレー
ム構造の一例と復調器に入力する選択信号のタイミング
およびこれによって選択でれるスイッチの選択位置関係
を示す説明図、第４図はこの発明に用いる位相比較器の
位相検波％性の一例を示す説明図、第５図はこの発明に
用いるクロック位相調整回路の内部構成例を示す回路図
、第６図は従来の４相位相変調波復調器の一例を示すブ
ロック図、第７図はＰチャンネルとＱチャンネルの論理
信号とそのときの変調信号の論理例とこれに対応する復
調出力波形の一例を示す説明図である。 １・・・・入力端子、２，３・・・・位相比較器、４・
・・・移相器、５，６・・・・低域通過フィルタ、７．
８・・・・符号判定回路、９，１０・・・・サンプルホ
ールド回路、１１．１２・・・・乗算器、１３・・・・
加算器、１４・・・・ループフィルタ、１５・・・・電
圧制御発振器、１６．１７・・・・出力端子、１８・・
・・クロック再生回路、１９・・・・位相比較器、２０
・・・・低域通過フィルタ、２１・・・・電圧比較器、
２２・・・・スイッチ、２３・・・・クロック発振器、
２４□〜２４ｎ・・・・クロック位相調整回路、２５・
・・・スイッチ、２６．２７・・・・ゲート信号入力端
子、２９．３０・・・・符号判定回路、３１．３２・・
・・出力端子。

Claims (2)

【特許請求の範囲】
1. （１）４相位相変調波の入力端子からの分岐信号が入力
   される第１および第２の位相比較器とクロック再生回路
   と、前記第１および第２の位相比較器からの各出力信号
   をそれぞれ低域濾波する第１および第２の低域通過フィ
   ルタと、この第１および第２の低域通過フィルタの各出
   力信号をそれぞれ入力波のクロックのタイミングでサン
   プルホールドする１組のサンプルホールド回路と、前記
   第１および第２の低域通過フィルタの各出力信号をそれ
   ぞれ前記クロックのタイミングで判定する第１および第
   ２の符号判定回路と、前記１組のサンプルホールド回路
   の各出力と前記第１および第２の符号判定回路の各出力
   をそれぞれ乗算する１組の乗算器と、この１組の乗算器
   の出力を加算する加算器と、この加算器の出力信号を濾
   波するループフィルタと、このループフィルタの出力電
   圧によつて発振周波数が制御される電圧制御発振器と、
   この電圧制御発振器の出力を２分岐した一方の信号の位
   相をπ／４（ｒａｄ）移相する移相器とからなり、４相
   位相変調波から変調信号を再生する判定帰還ループ型の
   ４相位相変調波復調器において、シンボルクロックのＮ
   倍の周波数をもつクロック発振器と、このクロック発振
   器からの発振クロックをＮ分周しゲート信号と位相誤差
   信号の供給を受けることによりＮ分周クロックの位相を
   変えて再生クロックの位相と一致させるバースト数のク
   ロック位相調整回路と、このクロック位相調整回路の出
   力と前記クロック再生回路の出力を入力とし該クロック
   位相調整回路の出力と該クロック再生回路からの再生ク
   ロックの位相を比較してその誤差電圧を出力する第３の
   位相比較器と、この第３の位相比較器の出力の雑音成分
   を取り除く第３の低域通過フィルタと、この第３の低域
   通過フィルタの出力の正負を判定しその正負に対応した
   電圧を出力する電圧比較器と、この電圧比較器の出力を
   前記バースト数のクロック位相調整回路の何れに入力す
   るかを選択する第１のスイッチと、この第１のスイッチ
   を動作し前記クロック位相調整回路の位相可変機能を動
   作させるゲート信号の入力端子と、前記バースト数のク
   ロック位相調整回路の出力のうち１つを選んで前記第１
   および第２の符号判定回路と１組のサンプルホールド回
   路および第３の位相比較器へクロックを入力する第２の
   スイッチと、この第２のスイッチを動作し前記バースト
   数のクロック位相調整回路の出力の何れを出力するかを
   選択するゲート信号の入力端子とを備えてなること ■■■■■驍S相位相変調波復調器。
2. （２）４相位相変調波の入力端子からの分岐信号が入力
   される第１および第２の位相比較器とクロック再生回路
   と、前記第１および第２の位相比較器からの各出力信号
   をそれぞれ低域濾波する第１および第２の低域通過フィ
   ルタと、この第１および第２の低域通過フィルタの各出
   力信号をそれぞれ入力波のクロックのタイミングでサン
   プルホールドする１組のサンプルホールド回路と、前記
   第１および第２の低域通過フィルタの各出力信号をそれ
   ぞれ前記クロックのタイミングで判定する第１および第
   ２の符号判定回路と、前記１組のサンプルホールド回路
   の各出力と前記第１および第２の符号判定回路の各出力
   をそれぞれ乗算する１組の乗算器と、この１組の乗算器
   の出力を加算する加算器と、この加算器の出力信号を濾
   波するループフィルタと、このループフィルタの出力電
   圧によつて発振周波数が制御される電圧制御発振器と、
   この電圧制御発振器の出力を２分岐した一方の信号の移
   相をπ／２（ｒａｄ）移相する移相器とからなり、４相
   位相変調波から変調信号を再生する判定帰還ループ型の
   ４相位相変調波復調器において、シンボルクロックのＮ
   倍の周波数をもつクロック発振器と、このクロック発振
   器からの発振クロックをＮ分周しゲート信号と位相誤差
   信号の供給を受けることによりＮ分周クロックの位相を
   変えて再生クロックの位相と一致させるバースト数のク
   ロック位相調整回路と、このクロック位相調整回路の出
   力と前記クロック再生回路の出力を入力とし該クロック
   位相調整回路の出力と該クロック再生回路からの再生ク
   ロックの位相を比較してその誤差電圧を出力する第３の
   位相比較器と、この第３の位相比較器の出力の雑音成分
   を取り除く第３の低域通過フィルタと、この第３の低域
   通過フィルタの出力の正負を判定しその正負に対応した
   電圧を出力する電圧比較器と、この電圧比較器の出力を
   前記バースト数のクロック位相調整回路の何れに入力す
   るかを選択する第１のスイッチと、この第１のスイッチ
   を動作し前記クロック位相調整回路の位相可変機能を動
   作させるゲート信号の入力端子と、前記バースト数のク
   ロック位相調整回路の出力のうち１つを選んで前記第１
   および第２の符号判定回路と１組のサンプルホールド回
   路および第３の位相比較器へクロックを入力する第２の
   スイッチと、この第２のスイッチを動作し前記バースト
   数のクロック位相調整回路の出力の何れを出力するかを
   選択するゲート信号の入力端子とを備え、かつ前記 謔Pおよび第２の低域通過フィルタの各出力およびクロ
   ック再生回路の出力を分岐すると共に、第３および第４
   の符号判定回路を設け、この第３および第４の符号判定
   回路はそれぞれ前記第１および第２の低域通過フィルタ
   の各分岐信号を入力とし、かつ前記クロック再生回路の
   分岐信号を判定のクロックとして使用し、その出力を本
   復調器の出力信号とするよう構成したことを特徴とする
   ４相位相変調波復調器。