JPS6347859A - アドレス誤選択の検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体記憶装置を試験した結果の解析に利用す
るアドレス誤選択の検出方法に関するものである。

従来の技術 従来、この種のアドレス誤選択の検出方法は、各アドレ
スの試験結果がパスかフェイルかに着目しており、その
パス／フェイルのデータを出力装置に出力する機能を備
えている。第４図は従来のアドレス誤選択の検出方法を
示すものである。

まずアドレスを指定し、そのアドレス情報を読み出し、
アドレス表示して、アドレスが誤選択されたか否かを検
出するものである。

このように従来のアドレス誤選択の検出方法でも、大量
のデータを処理すれば、アドレス誤選択の原因を検出す
ることができる。

発明が解決しようとする問題点 しかしながら、上記従来のアドレス誤選択の検出方法で
は、個々のアドレスの障害検出を主目的としているため
に、アドレス誤選択により発生した障害と、個々のアド
レスの障害とを区別しにくく、また出力される大量のデ
ータを詳細に処理することが困難であるという問題点を
有していた。

そこで本発明は、この問題点を解決するものであり、ア
ドレス誤選択と個々のアドレス障害とを区別でき、大量
のデータをアドレスの行あるいは列ごとに処理すること
ができるアドレス誤選択の検出方法を提供することを目
的とするものである。

問題点を解決するための手段 本発明はこの目的を達成するために、アドレスを行と列
とに分け、それぞれの行と列とで生じた障害発生率を計
算し、任意の行あるいは列での障雷発生率を出力装置に
出力させるようにしたものである。

作　　用 本発明によれば、行あるいは列の障害発生率を比較する
ことができることとなる。

実施例 以下、本発明の一実施例について説明する。

第１図および第２図は本発明の一実施例の構成を示すも
のである。第１図はメモリＩＣ試験システムの一構成例
を示した図であり、１はメモリＩＣテスタ、２はターミ
ナル、３は磁気ディスク装置である。第２図は、出力装
置をキャラクタデイスプレィとしたときの出力例を示し
たものであり、４はキャラクタデイスプレィ、５は行を
示したも一トである。以下この動作について説明する。

まず磁気ディスク装置３にメモリＩＣを試験したときの
各アドレスのパス／フェイルの情報が記録されている。

そして、ターミナル２から、メモリＩＣテスタ１を経て
、磁気ディスク装置３に指示を与え、指定した行あるい
は列の全アドレス数と、その行あるいは列で発生した障
害の数とを読み出す。

メモＩＪ　工Ｃ試験テスタでその行あるいは列における
障害発生率を計算し、ターミナル２へ出力する。

その出力例を第２図に示す。

このように上記実施例によれば、ターミナルから指示を
与えるだけで、任意の行あるいは列での障害発生率を計
算し、それを他の行あるいは列のものと比較することが
できるという利点を有する。

発明の効果 本発明は上記実施例より明らかなように、以下に示す効
果を有する。

（１）行あるいは列ごとの障害発生率が出力装置に出力
されるので、任意の行あＳいは列の障害発生率が一目で
わかる。

（２）　　あるアドレスビットに関する行あるいは列の
障害発生率がすぐに比較できるので、アドレス誤選択の
原因となっているアドレスビットを容易に検出すること
ができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるアドレスの誤選択検
出を行うための構成図、第２図は同システムにおけるア
ドレス誤選択の検出方法出力側図、第３図は同検出方法
のフローチャート、第４図は従来のアドレス誤選択の検
出を行うフローチャートである。 １・・・・・・メモリＩＣテスタ、２・・・・・・ター
ミナル、３・・・・・・磁気ディスク。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 、ｌ’−６ 第３図 第　４　図

Claims (1)

【特許請求の範囲】
1. 半導体記憶装置における障害発生率をアドレスの行およ
   び列ごとに計算し、その結果を出力装置に出力するアド
   レス誤選択の検出方法。