JPS6347977A - ゲ−トタ−ンオフサイリスタ装置 - Google Patents
ゲ−トタ−ンオフサイリスタ装置Info
- Publication number
- JPS6347977A JPS6347977A JP19310786A JP19310786A JPS6347977A JP S6347977 A JPS6347977 A JP S6347977A JP 19310786 A JP19310786 A JP 19310786A JP 19310786 A JP19310786 A JP 19310786A JP S6347977 A JPS6347977 A JP S6347977A
- Authority
- JP
- Japan
- Prior art keywords
- ring
- gate electrode
- electrode
- gate
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ゲートターンオフサイリスタ装置のゲート電
極の構造、特にゲートターンオフサイリスタのゲート電
極と接触するリング状ゲート電極の構造に関するもので
ある。
極の構造、特にゲートターンオフサイリスタのゲート電
極と接触するリング状ゲート電極の構造に関するもので
ある。
第３図は、例えば実開昭６１−３０２５８号公ｆＥＩａ
こ示された従来のゲートターンオフサイリスタ装置を示
す断面図である。第３図において、１は半導体基体とし
てのゲートターンオフサイリスタ、２はリング状ゲート
電極、３は外部カソード電極、４は外部アノード電極、
５はセラミック筒、６は外部カソード電極Ｓ極３とセラ
ミック筒５の双方にロー付けされたフランジ、７はセラ
ミック筒５にロー付けされた溶接フランジ、８は外部ア
ノード電極４にロー付けされた溶接フランジ、９はセラ
ミック筒５にロー付けされた外部ゲート電極筒、１０は
ゲートターンオフサイリスタ１と外部カソード電極３と
の間に挿入された熱補償板、１１はリング状絶縁板、１
２．１３は加圧ハネとしての皿バネ、１４は絶縁体筒を
示す。
こ示された従来のゲートターンオフサイリスタ装置を示
す断面図である。第３図において、１は半導体基体とし
てのゲートターンオフサイリスタ、２はリング状ゲート
電極、３は外部カソード電極、４は外部アノード電極、
５はセラミック筒、６は外部カソード電極Ｓ極３とセラ
ミック筒５の双方にロー付けされたフランジ、７はセラ
ミック筒５にロー付けされた溶接フランジ、８は外部ア
ノード電極４にロー付けされた溶接フランジ、９はセラ
ミック筒５にロー付けされた外部ゲート電極筒、１０は
ゲートターンオフサイリスタ１と外部カソード電極３と
の間に挿入された熱補償板、１１はリング状絶縁板、１
２．１３は加圧ハネとしての皿バネ、１４は絶縁体筒を
示す。
リング状ゲート電極２は、外部カソード電極３等と同様
に銅等の高導電率の金属にＮ１等のメッキを施したリン
グ部２ａと、ゲート電極１ａを電気的に外部に取り出す
銅又は銀から成るリード部２ｂと、リング部２ａとリー
ド部２ｂをロー付けするロー材部２Ｃから成っており、
皿ハネ１２゜１３によって外部カソード電極３を支持体
として、リング状１色縁キ反１１を介して、ゲートター
ンオフサイリスタ１のゲート電極１ａに圧接されている
。
に銅等の高導電率の金属にＮ１等のメッキを施したリン
グ部２ａと、ゲート電極１ａを電気的に外部に取り出す
銅又は銀から成るリード部２ｂと、リング部２ａとリー
ド部２ｂをロー付けするロー材部２Ｃから成っており、
皿ハネ１２゜１３によって外部カソード電極３を支持体
として、リング状１色縁キ反１１を介して、ゲートター
ンオフサイリスタ１のゲート電極１ａに圧接されている
。
またリード部２ｂは、外部ゲート電極筒９と尖端部分で
溶接され、一体化されている。
溶接され、一体化されている。
熱補償板１０は、絶縁体筒１４によって外部カソード電
極３と位置決めされ、外部カソード電極３を介して外部
圧力を加えることによってゲートターンオフサイリスタ
１のカソード電極１ｂに圧接されている。
極３と位置決めされ、外部カソード電極３を介して外部
圧力を加えることによってゲートターンオフサイリスタ
１のカソード電極１ｂに圧接されている。
ゲートターンオフサイリスタ１はセラミック筒５の内壁
とアノード電極ＩＣの外周部とを係合することによって
位置決めされ、アノード電極ＩＣは外部圧力によって外
部アノード電極４と圧接されている。
とアノード電極ＩＣの外周部とを係合することによって
位置決めされ、アノード電極ＩＣは外部圧力によって外
部アノード電極４と圧接されている。
次に動作について説明する。外部アノード電極４を正に
外部カソード電極３を負にバイアスした状態で、外部ゲ
ート電極筒９から外部カソード電極３に正の電流を通電
することによって、ゲート電流は、外部ゲート電極筒９
−リード部２ｂ−ロー材部２Ｃ−リング部２ａ−ゲート
電極１ａ−ｐベース領域１ｄ−ｎエミッタ領域１ｅ−カ
ソード電極１ｂ−熱補償板１〇−外部カソード電極３に
流れて、ゲートターンオフサイリスタ１がターンオンに
いたり、導通状態となる。また、ゲートターンオフサイ
リスタ１が導通状態の時、外部カソード電極３を正に外
部ゲート電極筒９を負にバイアスすることによって、前
記ターンオンの時と全く逆の経路でゲート逆電流が流れ
て、ｐベース領域１ｄのキャリアが排出され、ｎエミッ
タ領域１ｅとｐベース領域ｌｄ間のＰＮ接合が阻止状態
となり、ゲートターンオフサイリスタ１はターンオフに
いたり、阻止状態となる。
外部カソード電極３を負にバイアスした状態で、外部ゲ
ート電極筒９から外部カソード電極３に正の電流を通電
することによって、ゲート電流は、外部ゲート電極筒９
−リード部２ｂ−ロー材部２Ｃ−リング部２ａ−ゲート
電極１ａ−ｐベース領域１ｄ−ｎエミッタ領域１ｅ−カ
ソード電極１ｂ−熱補償板１〇−外部カソード電極３に
流れて、ゲートターンオフサイリスタ１がターンオンに
いたり、導通状態となる。また、ゲートターンオフサイ
リスタ１が導通状態の時、外部カソード電極３を正に外
部ゲート電極筒９を負にバイアスすることによって、前
記ターンオンの時と全く逆の経路でゲート逆電流が流れ
て、ｐベース領域１ｄのキャリアが排出され、ｎエミッ
タ領域１ｅとｐベース領域ｌｄ間のＰＮ接合が阻止状態
となり、ゲートターンオフサイリスタ１はターンオフに
いたり、阻止状態となる。
ゲートターンオフサイリスタ装置は、このようにターン
オン、ターンオフの動作を繰り返し行なうことにより、
加熱・冷却のヒートサイクルを受けることになり、特に
圧接構造を用いた大容量高耐圧のゲートターンオフサイ
リスタ装置では、動作中に厳しいヒートサイクルが印加
されることとなる。
オン、ターンオフの動作を繰り返し行なうことにより、
加熱・冷却のヒートサイクルを受けることになり、特に
圧接構造を用いた大容量高耐圧のゲートターンオフサイ
リスタ装置では、動作中に厳しいヒートサイクルが印加
されることとなる。
５発明が解決しようとする問題点〕
従来のゲートターンオフサイリスタ装置は以上のように
構成されており、導通および阻止状態の繰り返しによっ
て生ずるヒートサイクルが印加された場合、リング状ゲ
ート電極のリング部に特別の考慮がなされたいないため
、銅等から成るリング部２ａとシリコン等から成るゲー
トターンオフサイリスタ１との熱膨張係数の差が大きく
、リング状ゲート電極２のリング部２ａとゲートターン
オフサイリスタ１のゲート電極１ａとの界面で擦り合わ
せの現象が生じる。特に、−ＩＩにアルミ等の蒸着層に
よって構成されているゲート電極１ａが削り取られて、
第４図に示すような削除部１５となる。このため、ゲー
ト電極１ａが薄くなり、ゲート電極１ａの抵抗が増大す
るという問題があった。また、極端な場合には、ゲート
電極１ａが削られて、リング部２ａが直接ゲートターン
オフサイリスタ１のウェハ表面に当たることにより、シ
リコンにダメージを与え、ゲートターンオフサイリスタ
が破壊に至る危険性があった。
構成されており、導通および阻止状態の繰り返しによっ
て生ずるヒートサイクルが印加された場合、リング状ゲ
ート電極のリング部に特別の考慮がなされたいないため
、銅等から成るリング部２ａとシリコン等から成るゲー
トターンオフサイリスタ１との熱膨張係数の差が大きく
、リング状ゲート電極２のリング部２ａとゲートターン
オフサイリスタ１のゲート電極１ａとの界面で擦り合わ
せの現象が生じる。特に、−ＩＩにアルミ等の蒸着層に
よって構成されているゲート電極１ａが削り取られて、
第４図に示すような削除部１５となる。このため、ゲー
ト電極１ａが薄くなり、ゲート電極１ａの抵抗が増大す
るという問題があった。また、極端な場合には、ゲート
電極１ａが削られて、リング部２ａが直接ゲートターン
オフサイリスタ１のウェハ表面に当たることにより、シ
リコンにダメージを与え、ゲートターンオフサイリスタ
が破壊に至る危険性があった。
このような擦り合わせによるゲート電極１ａの削れの現
象は、リング部２ａのゲート電４ｍ １ ａへの接触面
の内、特に内周・外周の角部１６に顕著に現れ、角部１
６の角度が直角になっていること、および、メッキ層１
７が角部１６で厚くなっていることによって助長されて
いる。
象は、リング部２ａのゲート電４ｍ １ ａへの接触面
の内、特に内周・外周の角部１６に顕著に現れ、角部１
６の角度が直角になっていること、および、メッキ層１
７が角部１６で厚くなっていることによって助長されて
いる。
すなわち、メッキ後のリング部２ａのゲート電極１ａと
の当たり面は第４図に示すような構造となっており、圧
接荷重が角部１６で大きく、中央部で小さくなることに
よって、角部１６によるゲート電極１ａの削れの現象が
顕著に現れるのである。
の当たり面は第４図に示すような構造となっており、圧
接荷重が角部１６で大きく、中央部で小さくなることに
よって、角部１６によるゲート電極１ａの削れの現象が
顕著に現れるのである。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、熱膨張係数の差によるリング部
とゲート電極との擦れ合わせ現象を防ぎ、ゲート電極の
削れを無くすと共にリング部のゲート電極との接触部分
の面精度を向上させてリング部の内・外周部分における
圧接力の増加を防ぎ、均一な圧力分布を得ることにより
、ゲート電流の分布を均一化して高性能なゲートターン
オフサイリスタ装置を得ることにある。
の目的とするところは、熱膨張係数の差によるリング部
とゲート電極との擦れ合わせ現象を防ぎ、ゲート電極の
削れを無くすと共にリング部のゲート電極との接触部分
の面精度を向上させてリング部の内・外周部分における
圧接力の増加を防ぎ、均一な圧力分布を得ることにより
、ゲート電流の分布を均一化して高性能なゲートターン
オフサイリスタ装置を得ることにある。
このような目的を達成するために本発明は、アノード電
極とカソード電極と一部にリング状の集電部分が形成さ
れたゲート電極とを有する半導体基体と、７ノード電極
に電気的に接続された外部アノード電極と、カソード電
極に電気的に接続された外部カソード電極と、ゲート電
極に電気的に接続されたリング状ゲート電極と、外部カ
ソード電極に支持されリング状ゲート電極を絶縁材を介
して加圧するための加圧バネを有するゲートターンオフ
サイリスタ装置において、リング状ゲート電極を、ゲー
ト電極に接触しシリコンに熱膨張係数の近い等膨張材料
によって形成されたリング部と、ゲート電極を電気的に
外部に取り出すためのリード部と、リング部とリード部
を結合するロー材部とから構成し、リング部は、リード
部をロー付けする表面にメッキ層を有し、半導体基体と
接触する表面にはメッキ層を有せず、半導体基体と接触
する内・外周にテーパ加工を施こすようにしたものであ
る。
極とカソード電極と一部にリング状の集電部分が形成さ
れたゲート電極とを有する半導体基体と、７ノード電極
に電気的に接続された外部アノード電極と、カソード電
極に電気的に接続された外部カソード電極と、ゲート電
極に電気的に接続されたリング状ゲート電極と、外部カ
ソード電極に支持されリング状ゲート電極を絶縁材を介
して加圧するための加圧バネを有するゲートターンオフ
サイリスタ装置において、リング状ゲート電極を、ゲー
ト電極に接触しシリコンに熱膨張係数の近い等膨張材料
によって形成されたリング部と、ゲート電極を電気的に
外部に取り出すためのリード部と、リング部とリード部
を結合するロー材部とから構成し、リング部は、リード
部をロー付けする表面にメッキ層を有し、半導体基体と
接触する表面にはメッキ層を有せず、半導体基体と接触
する内・外周にテーパ加工を施こすようにしたものであ
る。
本発明においては、リング部とゲート電極の擦れは殆ど
発生しない。
発生しない。
本発明に係わるゲートターンオフサイリスタ装置の一実
施例を第１図に示す。第１図において、２０は本発明の
特徴となるリング状ゲート電極であり、リング状ゲート
電極２０は、第２図にその詳細を示すように、モリブデ
ンから成るリング部２１と、ゲート電極１ａを電気的に
外部に取り出す銀から成るリード部２２と、リング部２
１とリード部２２をロー付けするためのロー材部２３と
から成り、リング部２１のロー材部２３との界面には下
地となるＮｉメッキ層２４が形成されている。しかし、
リング部２１のゲートターンオフサイリスタ１のゲート
電極１ａとの接触面にはメッキ層は介在しない。２５：
まゲート電極１ａに形成されたリング状の集電部分であ
る。なお、第１図において第３図と同一部分又は相当部
分には同一符号が付しである。
施例を第１図に示す。第１図において、２０は本発明の
特徴となるリング状ゲート電極であり、リング状ゲート
電極２０は、第２図にその詳細を示すように、モリブデ
ンから成るリング部２１と、ゲート電極１ａを電気的に
外部に取り出す銀から成るリード部２２と、リング部２
１とリード部２２をロー付けするためのロー材部２３と
から成り、リング部２１のロー材部２３との界面には下
地となるＮｉメッキ層２４が形成されている。しかし、
リング部２１のゲートターンオフサイリスタ１のゲート
電極１ａとの接触面にはメッキ層は介在しない。２５：
まゲート電極１ａに形成されたリング状の集電部分であ
る。なお、第１図において第３図と同一部分又は相当部
分には同一符号が付しである。
リング状ゲート電極２０は、皿バネ１２．１３によって
、外部カソード電極３を支持体としリング状絶縁板１１
を介して、ゲートターンオフサイリスタ１のゲート電極
１ａに圧接されている。また、リード部２２は、外部ゲ
ート電極筒９と尖端部分で溶接され、一体化されている
。
、外部カソード電極３を支持体としリング状絶縁板１１
を介して、ゲートターンオフサイリスタ１のゲート電極
１ａに圧接されている。また、リード部２２は、外部ゲ
ート電極筒９と尖端部分で溶接され、一体化されている
。
熱補償板１０は、絶縁体筒１４によって外部カソード電
極３と位置決めされ、外部カソード電極３を介して外部
圧力を加えることによって、ゲートターンオフサイリス
タ１のカソード電極１ｂに圧接されている。
極３と位置決めされ、外部カソード電極３を介して外部
圧力を加えることによって、ゲートターンオフサイリス
タ１のカソード電極１ｂに圧接されている。
ゲートターンオフサイリスタ１は、セラミック筒５の内
壁とアノード電極１ｃの外周部とを係合することによっ
て位置決めされ、アノード電極ＩＣは外部圧力によって
外部アノード電極４を圧接されている。
壁とアノード電極１ｃの外周部とを係合することによっ
て位置決めされ、アノード電極ＩＣは外部圧力によって
外部アノード電極４を圧接されている。
ゲートターンオフサイリスタ装置の動作は従来の装置と
同様であるが、本発明では、リング状ゲート電極２０の
リング部２１をモリブデンにて構成しているので、リン
グ部２１とゲートターンオフサイリスタ１とのシリコン
ウェハの熱膨張差に起因するヒートサイクル時の擦り合
わせ現象が無く、リング部２１のゲート電極１ａとの接
触面をラッピング仕上げとし、接触面の内・外周部分の
リング部２１の角にテーパ２６を設けた上に、接触面に
はメッキを施していないので、リング部２１の角部にお
けるメッキ厚の不均一性に起因する圧力分布の偏りが無
く、均一な圧力分布が得られる。従って、従来の装置に
おいて発生していたゲート電極１ａの削れ又は凹みによ
るゲート抵抗の増大の問題が無くなり、高性能かつ高信
頼度のゲートターンオフサイリスタ装置を得ることがで
きる。
同様であるが、本発明では、リング状ゲート電極２０の
リング部２１をモリブデンにて構成しているので、リン
グ部２１とゲートターンオフサイリスタ１とのシリコン
ウェハの熱膨張差に起因するヒートサイクル時の擦り合
わせ現象が無く、リング部２１のゲート電極１ａとの接
触面をラッピング仕上げとし、接触面の内・外周部分の
リング部２１の角にテーパ２６を設けた上に、接触面に
はメッキを施していないので、リング部２１の角部にお
けるメッキ厚の不均一性に起因する圧力分布の偏りが無
く、均一な圧力分布が得られる。従って、従来の装置に
おいて発生していたゲート電極１ａの削れ又は凹みによ
るゲート抵抗の増大の問題が無くなり、高性能かつ高信
頼度のゲートターンオフサイリスタ装置を得ることがで
きる。
なお、上記実施例では、リング状ゲート電極２０のリン
グ部２１の材質をモリブデンとしたが、リング部２１の
材料として、タングステン、 Ｆｅ−Ｎｉ合金、Ｆｅ
−Ｎｉ−Ｃｏ合金又は炭素繊維入銅材等を用いて構成し
ても同様の効果が得られる。
グ部２１の材質をモリブデンとしたが、リング部２１の
材料として、タングステン、 Ｆｅ−Ｎｉ合金、Ｆｅ
−Ｎｉ−Ｃｏ合金又は炭素繊維入銅材等を用いて構成し
ても同様の効果が得られる。
また、上記実施例では、外周リングゲート形のゲートタ
ーンオフサイリスタについて説明したが、ゲートの形状
は中間リングゲートのものであっても良く、上記実施例
と同様の効果を得ることができる。
ーンオフサイリスタについて説明したが、ゲートの形状
は中間リングゲートのものであっても良く、上記実施例
と同様の効果を得ることができる。
さらに、ゲートターンオフサイリスタに限らず、制御電
極としてリング状の電極を要する他の半導体装置、例え
ば大容量のサイリスク、トランジスタ、Ｓｌサイリスク
、逆導通ゲートターンオフサイリスタ等についても同様
の効果を得ることができる。
極としてリング状の電極を要する他の半導体装置、例え
ば大容量のサイリスク、トランジスタ、Ｓｌサイリスク
、逆導通ゲートターンオフサイリスタ等についても同様
の効果を得ることができる。
以上説明したように本発明は、シリコンと熱膨張係数の
近似した等膨張材料をリング部の主材として用い、半導
体基体のゲート電極とリング部との接触面にテーパを設
け、メッキ層を介さずに上記ゲート電極とリング部とを
加圧接触させることにより、メッキ厚の不均一性に起因
する圧力分布の偏りが無くなり、均一な圧力分布を得る
ことができるので、ヒートサイクルによるゲート電極の
変形が極めて少なくなり、高性能、高信頼度のゲートタ
ーンオフサイリスタ装置を得ることができる効果がある
。
近似した等膨張材料をリング部の主材として用い、半導
体基体のゲート電極とリング部との接触面にテーパを設
け、メッキ層を介さずに上記ゲート電極とリング部とを
加圧接触させることにより、メッキ厚の不均一性に起因
する圧力分布の偏りが無くなり、均一な圧力分布を得る
ことができるので、ヒートサイクルによるゲート電極の
変形が極めて少なくなり、高性能、高信頼度のゲートタ
ーンオフサイリスタ装置を得ることができる効果がある
。
第１図は本発明に係わるゲートターンオフサイリスタ装
置の一実施例を示す断面図、第２図は第１図の装置を構
成するリング状ゲート電極を示す一部断面図、第３図は
従来のゲートターンオフサイリスタ装置を示す断面図、
第４図は第３図の装置を構成するリング状ゲート電極を
示す一部断面図である。 ｌ・・・ゲートターンオフサイリスタ、１ａ・・・ゲー
ト電極、ｌｂ・・・カソード電極、１ｃ・・・アノード
電極、１ｄ・・・ｐベース領域、１ｅ・・・ｎエミッタ
領域、３・・・外部カソード電極、４・・・外部アノー
ド電極、５・・・セラミック筒、６・・・フランジ、７
，８・・・溶接フランジ、９・・・外部ゲート電極筒、
１０・・・熱補償板、１１・・・リング状絶縁板、１２
．１３・・・皿バネ、１４・・・絶縁体筒、２０・・・
リング状ゲート電極、２１・・・リング部、２２・・・
リード部、２３・・・ロー材部、２４・・・メッキ層、
２５・・・集電部分、２６・・・テーパ。
置の一実施例を示す断面図、第２図は第１図の装置を構
成するリング状ゲート電極を示す一部断面図、第３図は
従来のゲートターンオフサイリスタ装置を示す断面図、
第４図は第３図の装置を構成するリング状ゲート電極を
示す一部断面図である。 ｌ・・・ゲートターンオフサイリスタ、１ａ・・・ゲー
ト電極、ｌｂ・・・カソード電極、１ｃ・・・アノード
電極、１ｄ・・・ｐベース領域、１ｅ・・・ｎエミッタ
領域、３・・・外部カソード電極、４・・・外部アノー
ド電極、５・・・セラミック筒、６・・・フランジ、７
，８・・・溶接フランジ、９・・・外部ゲート電極筒、
１０・・・熱補償板、１１・・・リング状絶縁板、１２
．１３・・・皿バネ、１４・・・絶縁体筒、２０・・・
リング状ゲート電極、２１・・・リング部、２２・・・
リード部、２３・・・ロー材部、２４・・・メッキ層、
２５・・・集電部分、２６・・・テーパ。
Claims (2)
- （１）アノード電極とカソード電極と一部にリング状の
集電部分が形成されたゲート電極とを有する半導体基体
と、前記アノード電極に電気的に接続された外部アノー
ド電極と、前記カソード電極に電気的に接続された外部
カソード電極と、前記ゲート電極に電気的に接続された
リング状ゲート電極と、前記外部カソード電極に支持さ
れ前記リング状ゲート電極を絶縁材を介して加圧するた
めの加圧バネを有するゲートターンオフサイリスタ装置
において、前記リング状ゲート電極は、前記ゲート電極
に接触しシリコンに熱膨張係数の近い等膨張材料によっ
て形成されたリング部と、前記ゲート電極を電気的に外
部に取り出すためのリード部と、前記リング部と前記リ
ード部を結合するロー材部とから構成され、前記リング
部は、前記リード部をロー付けする表面にメッキ層を有
し、前記半導体基体と接触する表面にはメッキ層を有せ
ず、前記半導体基体と接触する内・外周にテーパ加工が
施されたことを特徴とするゲートターンオフサイリスタ
装置。 - （２）等膨張材料は、モリブデン、タングステン、鉄ニ
ッケル合金、鉄ニッケル・コバルト合金又は炭素繊維入
銅材を主成分とすることを特徴とする特許請求の範囲第
１項記載のゲートターンオフサイリスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193107A JPH0666463B2 (ja) | 1986-08-18 | 1986-08-18 | ゲ−トタ−ンオフサイリスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193107A JPH0666463B2 (ja) | 1986-08-18 | 1986-08-18 | ゲ−トタ−ンオフサイリスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6347977A true JPS6347977A (ja) | 1988-02-29 |
| JPH0666463B2 JPH0666463B2 (ja) | 1994-08-24 |
Family
ID=16302359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61193107A Expired - Lifetime JPH0666463B2 (ja) | 1986-08-18 | 1986-08-18 | ゲ−トタ−ンオフサイリスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666463B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108764A (ja) * | 1989-04-11 | 1991-05-08 | Fuji Electric Co Ltd | 半導体装置 |
| JPH04120772A (ja) * | 1990-09-11 | 1992-04-21 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| EP0746021A3 (en) * | 1995-05-31 | 1996-12-18 | Mitsubishi Denki Kabushiki Kaisha | Compression bonded type semiconductor element and manufacturing method for the same |
| CN118198117A (zh) * | 2024-02-07 | 2024-06-14 | 北京怀柔实验室 | 抑制igct关断拖尾振荡的方法、压接型igct及应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| JPS5762562A (en) * | 1980-10-03 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
| JPS6130258U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
-
1986
- 1986-08-18 JP JP61193107A patent/JPH0666463B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| JPS5762562A (en) * | 1980-10-03 | 1982-04-15 | Hitachi Ltd | Semiconductor device |
| JPS6130258U (ja) * | 1984-07-27 | 1986-02-24 | 株式会社明電舎 | 圧接形半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03108764A (ja) * | 1989-04-11 | 1991-05-08 | Fuji Electric Co Ltd | 半導体装置 |
| JPH04120772A (ja) * | 1990-09-11 | 1992-04-21 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| EP0746021A3 (en) * | 1995-05-31 | 1996-12-18 | Mitsubishi Denki Kabushiki Kaisha | Compression bonded type semiconductor element and manufacturing method for the same |
| US5777351A (en) * | 1995-05-31 | 1998-07-07 | Mitsubishi Denki Kabushiki Kaisha | Compression bonded type semiconductor element and semiconductor device |
| CN118198117A (zh) * | 2024-02-07 | 2024-06-14 | 北京怀柔实验室 | 抑制igct关断拖尾振荡的方法、压接型igct及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666463B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996586A (en) | Crimp-type semiconductor device having non-alloy structure | |
| US4835119A (en) | Semiconductor device and a process of producing same | |
| JP3319569B2 (ja) | 圧接型半導体装置 | |
| US3160798A (en) | Semiconductor devices including means for securing the elements | |
| KR940008217B1 (ko) | 전력용 압접형 반도체장치 | |
| JPS6347977A (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
| JPS5999769A (ja) | 半導体装置 | |
| JPH04293268A (ja) | 半導体装置とその製造方法 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPS604260A (ja) | 半導体装置 | |
| US3617821A (en) | High-voltage transistor structure having uniform thermal characteristics | |
| US3474088A (en) | Metal-to-semiconductor area contact rectifying elements | |
| JPS5871658A (ja) | 圧接型半導体装置 | |
| JPH09135019A (ja) | 静電誘導サイリスタ | |
| JPH05218397A (ja) | 圧接型半導体素子 | |
| JPS60214546A (ja) | 半導体装置 | |
| JPS615533A (ja) | 加圧接触形半導体装置 | |
| JPH05206448A (ja) | 圧接型半導体素子 | |
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
| US3325701A (en) | Semiconductor device | |
| US3167737A (en) | Semiconductor device | |
| JPS6046037A (ja) | 半導体装置 | |
| JP2000294764A (ja) | 半導体制御整流素子 | |
| JPS5914671A (ja) | 増巾ゲ−トサイリスタ装置 | |
| JPH10107051A (ja) | 圧接型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |