JPS604260A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明は、制御電極を有する半導体装置に関し、ｌ侍に
、大１に流を制御し得るゲートターンオフサイリスタ等
の半導体装置の制御電極の引出し構造に閃する。

（背　景） 大電流を制御し得る半導体スイッチング装置としては、
従来よりタイリスタが用いられ、普及されている。そし
て、応用装置の大容量化に従がい、ツイリスタも、数百
アンペア級のものが既に実用化されており、これに伴゛
なっ又、ザイリスタの基板直径は６０ｒａ以上のものが
製品化されている。

一方、最近になって、ゲート制御に上って電流のターン
オフが可能なゲートターンオフサイリスタ（以下、ＧＴ
Ｏサイリスタと呼ぶ）が開発され、インバータ等の、高
度な制御性を要求される電源装置への応用が活発になり
つ＼ある。

ＧＴＯサイリスタも、応用装置の容量増大に従って大電
流化が進んでおり、現在では、１す１８１ｊ御ＮｉＬ流
（ゲートターンオフ可能な主電流の値）が１０００アン
ペア級のものも開発さｎている。

ＧＴＯサイリスタのゲートターンオフは、主電流による
半導体単結晶基板内の蓄積キャリアを、短時間内に、ゲ
ート端子を通してゲート回路に引抜くことによりなされ
る。

このとき、ゲートには、主電流の約４分の１に達するよ
うな、大きなオフゲート電流が流れる。

したがって、ＧＴＯザイリスタは、大きなゲート電流を
許容できる構造にする必要がある。

大電流ＧＴＯサイリスタは、周知のように、シリコン半
導体単結晶基板の中に１単位の微細なサイリスタ要素部
分を多数個並列配置した構造となりている。

一方の主電極であるアノード電極は、基板の一方の主表
面に形成され、他方の主電極であるカソード電極は、前
記アノード表面に対向する基板の他方の主表面に、多数
個に分割して形成される。

１だ、制御電極であるゲート電極は、前記カソード表面
と同一の表面上に、前記多数個のカソード電極を全て取
り囲むようにして形成される。なお、前記各種の電極は
、一般にアルミニウム蒸着膜により形成される。

以上に述べたような大電流ＧＴＯザイリスタ用の容器と
しては、一般に、熱放散性の良い平屋圧接パッケージが
用いられる。

半導体基板のアノード電極は、アルミニウム等の隙材に
より、シリコンと熱膨張係数の近似した金属、例えばタ
ングステンよりなるアノード側補償板に固着される。さ
らに、前記アノード側補償板は熱伝導率の良好な金属、
例えば銅よりなる冷却体に、滑動的に接触される。

半導体基板のカソード電極は、シリコンと熱膨張係数の
近似した金属、例えばタングステンよりなるカソード側
補償板に滑動的に接触される。前記カソード側補償板は
、熱伝導率の良好な金属。

例えば銅よりなる冷却体に滑動的に接触される１、半導
体基板のゲート電極は、その上の１点または複数点にお
いて、ゲート内リードに接続され、ゲート内リードはさ
らにゲート外リードに接続される。

また、容器は、セラミック等の絶縁物質よりなる筒状本
体を具備し、前記したアノード側およびカソード側冷却
体の、それぞれ半導体基板側と反対の表面を外部に露出
させ、力・つゲート外リードを容器外に貫通させる気密
構造を有している。

平型圧接パッケージは、前記したアノード側およびカソ
ード側冷却体を挾持抑圧することにより、前記いくつか
の滑動接触面を電気的および熱的に低抵抗状態に保持し
ながら、各種の応用装置に組込んで使用されるものであ
る。

前記し７′こように、ＧＴＯサイリスタのゲート構造は
、太さなゲート電流を許容できるよう、ケものとする必
要がある。

この目的のために、従来の大電流ＧＴＯザイリスクにお
いでは、 （１）半導体基板の中タミ部処、必贋なゲート電流容置
を得ることのできる、線径の太い銀等の、電り先伝６率
の良好な金属よりなるゲート内リードを押圧させる方法
、または （２）半導体基板の外周部に、必要なゲート電流容器を
イｌることのできる複数本のアルミニウム製ゲート内リ
ードｍを超音波溶接する方法、などが実施されている。

これらの方法は、半導体基板の直径が３０簡ないし４０
ｍの、大電流ＧＴＯサイリスタに適用されている。そし
て、その半導体基板表面におけるゲート取シ出し部分の
位置より、前者は中心ゲート方式、後者は周辺ゲート方
式と呼ばれている。

呟らに、可制御電流が一段と大電流化されたのに伴ない
、ＧＴＯサイリスクの基板サイズも大型化され、従来の
サイリスクと同様に、６０ｗＩφのものも製品化される
ようになった。ここにおいて、ＧＴＯサイリスタのゲー
ト内リードの構造にも新らたな工夫が必要となってきた
。

前述のように、大径のＧＴＯザイリスタでは、多数個の
単位サイリスタ要素が並列配置されている。

そして、ゲートターンオフ時には、各々のサイリスタ要
素から、中心または周辺に偏在したゲート取り出し部分
に向って、ターンオフケート電流が流れ、ゲート取り出
し部分において集約される。

ターンオフゲート電流は、半導体基板内部またはゲート
電極を横方向に流れるので、それぞれの電気抵抗に従っ
て電位降下が生じる。すなわち、ゲート取シ出し部分の
偏在によシ、半導体基板内には偽方向のＭ（位勾配が生
じる。

ゲートターンオフ時に生じる横方向の電位勾配ｅ、［、
多数個の単位−リイリヌタ要素相互間の、ターンオフ時
間のばらつきの原因になる。すなわち、ゲート取り出し
部分に近い位置にある単位・リーイリスタ要素は早くタ
ーンオフし、遠い位置にあるものは遅くター／オフする
。

この結果、ゲート取シ出し部分から相対的に遠くに位置
し、時間的に遅くターンオフする単位サイリスク要素に
、主電流が集中してしまうようになる３、この傾向は、
ＧＴｏサイリスタの基板サイズが犬きくなる程に顕著と
なり、可制御電流の向上のさまたけとなっている。

したがって、ＧＴｏツィリスクの基板の大径化に伴い、
ターンオフ時に横方向の電位降下の少ないゲー）ｆｆＷ
造の開発が必要となる。

このために、前記したカソード補償板と共に、金６より
なるゲート電極板を、基板のゲート電極に対して大面積
で押圧する方法もいくつか提案されている。し〃・シ、
大径で且つ倣細な形状またはパターンを有する面に、カ
ソード電極板とゲート電極板とをそれぞれ面積選択的に
精度良く押圧することは極めて困難である。

別の方法として、多数個に分割配置されたカソード電極
を、基板表面の中心側と周辺側の２つの群に分離し、そ
の中間にゲート取り出し部分を・設けることが提案され
ている。

このようなＧＴＯサイリスタの基板部分の構造の一例を
第１図および第２図に示す。第１図はカソード電極およ
びゲート電極が配置された主表面側の平面図、第２図は
第１図のＸ−Ｙ断面図である。Ｊ中心体基板１ｏｏＦｉ
、ｐｓ導電形υなる第１層（Ｐエミッタ）　１０１、Ｎ
導電形よりなる第２層（Ｎベース）１０２、Ｐ導電形よ
りなる第３層（Ｐベーヌ）１０３、およびＮ導電形よシ
なる第４層（Ｎエミッタ）１０４より構成され、それぞ
れの層の間には■接合が形成される。

Ｐエミッタ１０１は基板１００の一方の主面に露出し、
アノード雑種１０５ｉＣ，ｄ−ζツクに接続さｎる。

Ｎエミッタ１０４は、基板１００の他方の主面に多数個
に分割をれた状態で露出し、それぞれ力ソード電極１０
６にオーミックに接続される、。

この例は、いわゆる“中間ゲートパターンを有するＧ’
ｌ”０ツイリスタであり、Ｎエミッ月０４は、Ｉ丘ＩＩ
等角度ンなす半径上に、かつ半導体基板の中心１１ｉ　
Ａと外周部Ｂとに分割して配置されている。中心部Ｎエ
ミッタと外周部Ｎ工（ツタとの間には、後述する中間ゲ
ート接続部Ｃが残されている。。

Ｐベース１０３は、Ｎエミッタ１０４と同一主面上に１
　Ｎエミッタ１０４を取シ囲むように露出しておシ、カ
ソード′ｒＦＬ他１０６を取シ囲むゲート電極１０７ニ
オーミソクに接続される。

Ｎベース１０２は、Ｐエミッぞ１０１、およびＰペース
１０３と共に、半導体基板１００の端面に露出し、当該
半導体装置の電圧相持状態を安定化するための絶縁性表
面安定化材１０８により覆われている。

アノード電極１０５は、半導体基板１００と熱ｗ張係数
の近似した金夙よりなるアノード側補償板１０９に鑞伺
けされる。一方、カソード電＠１０６は、図示されてい
ないが、容器組込みの段階で、半導体基板１００と近似
した熱膨張係数の金属よりなるカソード側補償板に抑圧
接触される。。

第１および第２図に示すよりに、中間ゲートパターンを
有するＧＴＯサイリスクは、多数個の微細なカソード電
極、すなわち単位ツイリヌタ要素を中心部Ａと外周部Ｂ
の２つの群に分割する中間ゲート接続部Ｃを備える。

中間ゲート接続部Ｃは、ゲートターンオフ時に、中心部
Ａの単位ザイリスタ要素ｍおよび外周部Ｂの単位サイリ
スク要素群より１、ターンオフゲート電荷を吸収する働
らきをする、 この上うなＧＴＯサイリスタは中間ゲート方式と呼ばれ
、単位ザイリスタ要素群を分割するととＫより、ゲート
ターンオフ時の横方向の電位勾配を軽減する効果がある
。但しこの方式の場合、カソード側補償板およびゲート
電極板の構造をどのようにするかという課題の清快が必
要でちゃ、未だ実用化に至っていない３、 ′ｉだ、周知のよりに、半導体基板１００をアノード側
補償板１０９に鍬付けすることにより、それらの熱ｊ膨
張係数を近似させているにも拘らず、結合体はバイメタ
ル効果により若干の反りを生ずることがある。特に、大
径の基板を用いるＧＴＯザイリスタの場合、とのよりな
基板の反りは極めて有害である。

なぜならは、ＧＴＯサイリスタでは、前記したように、
カソード電極が分離形成されているため、基板に反シを
生ずると、実装時忙、いくっがのカソード電極とカソー
ド側補償板との間に間隙が生ずるようになる。

このことは、いくつ力・の即位ザイリスタ要素が電気的
にオープン状態となること−したがって、半導体基板の
ある一部の面積部分が無効となることを意味する。

このような現象は、半導体基板の径が大きくなる程顕著
になυ、ＧＴＯザイリスタの大電流化の阻害要因となる
という欠点がある。

（目　的） 本発明は、前述の欠点を除去するためになされたもので
あり、その目的は、前述の中間ゲート方式〇ＴＯサイリ
スタをはじめとする各種ザイリヌタやパワートランジヌ
タなどに用いるのに好適な、ゲート電極板や電流制御電
極板舎備えた半導体装置を提供することにある。

（概　要） 前記の目的を達成するために、本発明は、半導体基板の
中間グートノ３続部の電極形状とほぼ近似し／こＭ面形
４に、のゲート電極板を、剛性絶縁要素および弾性要素
を介して、カソード側冷却体によって、６１１記基板の
中間ゲート接触部に抑圧接触させるように（構成した点
に！１″￥徴がある。

（実施例） ノン下に、図面を参照して、本発明の詳細な説明する１
゜ 第３図は本発明の一実施例の断面図である。

この図に、す？いて、半導体基板１００は、第１図およ
び第２図に関して前述した中間ゲートパターンを有する
ものでちる。＃導体基板１００のアノード電極ｔｏｓＦ
ｃｉ付けされ、＋ｉｆ＋記基板１００を保持するアノー
ド側補償板１０９は、アノード側冷却体１１０にγｉ７
　ｊｌ！ＩＪ　Ｊ妾／１虫する。

半・、４体基板１００のカソード電極１０６は、前記し
ンとようにカソード側補償板１１１　、１１２に滑動接
触する必要がある。このため、本実施例では、第３０に
示す如く、Ｉ２板１００の中心部ＡＪ外周部Ｂとにそれ
ぞれ分割配置されたサイリスタ要素群に対応して、円板
状によびこれと同心的に配置された環状の、２つのカン
−ド側補ｔｉｔ板１１１およヒ１１２が設けられ、これ
らがカソード電極１０６と滑動接触する。

また、それぞれのカソード側補償板１１１　、１１２は
、カソード側冷却体１１３に滑動凄触する。

前記２つのカソード側補償板１１１　、１１２の中間圧
は、環状のゲート＠極板１１８が配置されており、半導
体基板１００の中間ゲート接続部Ｃは、前記ゲート電極
板１１８に滑動接触する。ゲート電極板１１８は、絶縁
性スペーサ１１９および、はね等の弾性要素１２０を介
し、てカソード側冷却体１１３よシ押圧力を受けるので
、中間ゲート接続部Ｃに大面積で接触することカニ可能
と方る。ゲート電極板１１８は絶縁性スペーサ１１９に
よｐカソード側補償板ｉｌｌ　、　１１２およびカソー
ドｌｌＩυ冷却体１１３と絶縁されでいる。。

アノード側およびカソード側冷却体１＝＝１０　、１１
３は、それぞれ弾性フランジ１１５　、１１６　、１１
７により、容器の絶縁性外壁１１４に溶接固着される。

なお、アノード側補償板１０９は、テフロンやシリコノ
ンバーなどの柔軟材１２４を介して、前記外壁１１４の
内側で位置合せ哀れる。

また、ゲート電極板１１８にはゲート内リード１２１の
一端が接続され、その他端は、前記外壁１１４を突抜け
るゲートパイプ１２２に溶接される。

ゲート内リード１２１には、カソードとの絶縁のため、
絶す性被伍１２３が施される。

実装時には、アノード側およびカソード側冷却体１１０
　、１１３を両側（図では、上下）から、強い弾性力で
押圧することにより、各々の滑動接触部は電気的および
熱的に低抵抗状態となすことができる。

なお、以上では、本発明を大電流ＧＴＯサイリスタに適
用した場合について主に説明したが、ＧＴＯサイリスタ
のみならず、一般のサイリスタまたはパワートランジス
タにも本発明の構造が適用できることは、当業者であれ
ば容易に理解できるであろう。

また、単位サイリスタ要素群を、中心部と外周部の２つ
忙分割した例を説明したが、３つ以上に分割することも
可能である。この場合、カソード側補償板はそれぞれの
要素群に応じて押圧され、七の境界に複数個の中間グー
１リングがそれぞれ弾性要素により押圧されることは、
当然である。

（効　果） 以上の説明から明らかなように、本発明の構成によると
、中間ゲート接続部によって分離された単位サイリスタ
要素群−すなわら、中心部Ａおよび外周部Ｂの単位サイ
リスタ要素群は、それぞれ別ｉ＋ｔａニ力ｙ　−トｌ！
Ｉｌａ［Ｌ＆　ｉ１ｘオ、ｒ：　ｒｊ　１ｘ２Ｆｃ接Ｍ
ｆるので、各カソード補償板の範囲内における基板の反
シト、１を、基板全体の反り量に比べて約半分に減少す
ることかできる。

しン′仁がって、それぞれの単位サイリッタ悶素群にお
いて、基板の反りによる高さの差は、硬度の／Ｊ一式い
カソード側冷７１１体１．１３の塑性変形によって吸収
できるようになり、カソード電極とカソードｉ＋：Ｑ　
（ｔｌｉ　４へ板１１１　、１１２とは均一に抑圧接触
されるようになる。

さらに本発明によると、Ｊｉ、板の中間ゲート接続部の
形状と近似した形状をイラするゲート電極板１１８は、
弾性要素１２０とカソード側冷却体１１３とにより、ｎ
ｉｊ記カソード側浦償板１１１　、１１２とは独立にゲ
ート電極に押圧されるので、ゲート電極板１１Ｂとゲー
ト電極１０７との均一接触も可能となる。

以上のようなゲート電極部およびカソード電極部の均一
接融４１・（造により、本発明のＧＴＯザイリスタでは
、半導体基板の直径を大きくしても、各々の滑動接触面
に空隙を生ずることがなくなり、大電流化を容易に達成
することができる１゜本発明による第２の効果は、ケー
ト電極板１１８の電流容量を大きくすることができるこ
とである３、すなわち、基板１００の中間り゛−ト接触
部Ｃにゲート電極板１１８を押圧する構造なので、従来
の、基板の中心部よりゲートを取り出す方法や、アルミ
ニウム線の超音波溶接によりゲートを取り出す方法に比
較して、ゲート電極のリード抵抗をｌ」・さくすること
が可能である。このことにより、大電流をゲートターン
オフする際にも、良好な動作が可能となる。

【図面の簡単な説明】

第１図は本発明を適用するのに好適な中間ゲート方式〇
ＴＯサイリスタの半導体基板の平面略図、第２図は第１
図のＸ−Ｙ線断面図、第３図は本発明の一実施例による
半導体装置の断面図である。 １００・・・半導体基板、１０５・・・アノード？！極
、１０６・・・カソード電極、１０７・・・ゲート電極
、１０９・・・アノード側補償板、１１０・・・アノー
ド側冷却体、１１１　、１１２・・・カソード側補償板
、１１３・・・カソード側冷却体、１１８・・・ゲート
電極板、１１９・・・絶縁性スペーサ、１２０・・・弾
性要素

Claims (4)

【特許請求の範囲】
1. （１）２以上のＰＮ接合を内部に形成された半導体基板
   と、前記半導体基板の第１主面上に形成された第ｌ主電
   極と、前記半導体基板の第２主面上に分！’ｌｔ　して
   形成され、中心部と外周部の、少くとも２群に分割され
   た複数個の第２主電極と、前記第２主面上に、前記第２
   主電極を取囲むよりに形成された制御ＩＩ電極と、前記
   ｆｆ５ｉ主電極に接続された第１補償板と、前記第１補
   償板に滑動接触された第ｌ冷却体と、前記第２主電極に
   対して、それぞれの群ごとに滑動接触された複数個の第
   ２補償板と、前記複数個の第２補償板に滑動接触された
   第２冷却体と、前記複数個の第２補償板の間に配置され
   、前記制御電極に滑動接触された少なくとも１つの制御
   電極板と、前記制御電極板をｉ［ｔ制御電極に対して押
   圧する弾性手段とを具備したことを特徴とする半導体装
   置。
2. （２）中心部の第２主電極群と外周部の第２主′ｗＬ極
   群との中間に、制御電極接触部が残されたことを特徴と
   する特許 装置。
3. （３）中心部の第２主電極群に滑動接触する第２補償板
   は円形であり、外周部の第２主電極群に滑動接触する第
   ２補償板は環状であり、前記２つの第２補償板の間に環
   状の制御電極板が配置されたことを特徴とする前記特許
   請求の範囲第１項記載の半導体装置。
4. （４）弾性手段は第２冷却体と制御電極板の間に設けら
   れ、弾性手段と制御電極板の間に絶縁部材が設けられ、
   この絶縁部材は制御電極板と種数の第２２ｉｌＩ償滴の
   一掛本行ｈうとｋを蒔徴とする前記特許詩求の範囲第１
   項記載の半導体装置。