JPS6349844A - 命令先取り装置 - Google Patents
命令先取り装置Info
- Publication number
- JPS6349844A JPS6349844A JP19354886A JP19354886A JPS6349844A JP S6349844 A JPS6349844 A JP S6349844A JP 19354886 A JP19354886 A JP 19354886A JP 19354886 A JP19354886 A JP 19354886A JP S6349844 A JPS6349844 A JP S6349844A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- buffer
- address
- branch
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101000701363 Homo sapiens Phospholipid-transporting ATPase IC Proteins 0.000 description 3
- 102100030448 Phospholipid-transporting ATPase IC Human genes 0.000 description 3
- 201000002150 Progressive familial intrahepatic cholestasis Diseases 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101100443270 Arabidopsis thaliana DIR24 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 208000033645 Progressive familial intrahepatic cholestasis type 5 Diseases 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 208000036558 progressive familial intrahepatic 5 cholestasis Diseases 0.000 description 1
- 201000002163 progressive familial intrahepatic cholestasis 5 Diseases 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は命令先取り装置に関し、特に、分岐命令の分岐
先命令が分岐バッファ内にある場合の分岐先命令の先取
シ装置に関する。
先命令が分岐バッファ内にある場合の分岐先命令の先取
シ装置に関する。
従来この種の命令先取シ装置は、命令バッファ内に分岐
先命令がある場合、命令実行時の分岐先アドレスを用い
て１分岐先アドレスと命令バッファアドレスの対応表等
によう、命令バッファ内にある分岐先命令を取出してい
た。分岐予測バッファを持つ装置は命令バッファ内に分
岐先命令があっても、分岐先命令の先取シを行っていた
。このような予測方式の代表側が特開昭５７−２０１５
５５号公報に示されている。
先命令がある場合、命令実行時の分岐先アドレスを用い
て１分岐先アドレスと命令バッファアドレスの対応表等
によう、命令バッファ内にある分岐先命令を取出してい
た。分岐予測バッファを持つ装置は命令バッファ内に分
岐先命令があっても、分岐先命令の先取シを行っていた
。このような予測方式の代表側が特開昭５７−２０１５
５５号公報に示されている。
上述した従来の命令先取シ装置は、分岐命令の実行時ま
で分岐先アドレスがわからないので、パイプライン計算
機の場合２分岐先命令を遅れなく取シ出す事は難しいと
いう欠点がある。
で分岐先アドレスがわからないので、パイプライン計算
機の場合２分岐先命令を遅れなく取シ出す事は難しいと
いう欠点がある。
また、分岐予測バッファを持つ先取シ装置の場合、分岐
先は既に命令バッファ内にあるにもかかわらず、命令の
先取υを行うので、命令が供給されるまで待たされると
いう欠点がある。
先は既に命令バッファ内にあるにもかかわらず、命令の
先取υを行うので、命令が供給されるまで待たされると
いう欠点がある。
第４図は、第２図に示すような命令群に対する。
分岐予測バッファを持つ装置の命令の先取シと実行との
動作を示している。命令の先取シをＤ −） Ａ→Ｐ
−） Ｃ−） Ｔステージにより取シ出し、命令の実行
をＤ−＋Ａ→Ｐ−＋Ｃ−＋’ｒ−＋Ｅ→Ｗステージで行
う。
動作を示している。命令の先取シをＤ −） Ａ→Ｐ
−） Ｃ−） Ｔステージにより取シ出し、命令の実行
をＤ−＋Ａ→Ｐ−＋Ｃ−＋’ｒ−＋Ｅ→Ｗステージで行
う。
分岐命令ＴＮＺがあると１分岐先命令＝ＬＤ人命令の取
シ出しのため、命令の実行は 待だされることになる。
シ出しのため、命令の実行は 待だされることになる。
本発明の装置は１分岐命令の分岐先アドレスを予測する
分岐予測バッファを備えた命令先取シ装置において、 分岐予測バッファによυ予測された分岐命令の分岐先ア
ドレスと先取シ用命令アドレスとの差を求める手段と、 この差が命令バッファの容量よシ小さい場合にはその差
を用いて命令バッファの読出しアドレスを作成して分岐
先命令を命令バッファから胱出す手段 とを含むことを特徴とする。
分岐予測バッファを備えた命令先取シ装置において、 分岐予測バッファによυ予測された分岐命令の分岐先ア
ドレスと先取シ用命令アドレスとの差を求める手段と、 この差が命令バッファの容量よシ小さい場合にはその差
を用いて命令バッファの読出しアドレスを作成して分岐
先命令を命令バッファから胱出す手段 とを含むことを特徴とする。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において、１は命令解読ステージ（Ｄステージ）
の命令先取シ用命令カウンタ（ＤＦＩＣ）。
の命令先取シ用命令カウンタ（ＤＦＩＣ）。
２ｒｉＤＦＩＣ１と命令先取シ用命令カウンタ４とを切
替えるセレクタ、３ｒｉセレクタ２の出力を＋１する加
（至）器、４は加η、器３とＤＢＩＣ７の出力を切替え
て保持するＡステージの命令先取シ用命令カウンタ（Ａ
ＥＩＣ）、５はＰステージの命令先取シ用命令カウンタ
（ＰＦＩＣ）、６はＰＦＩＣ５の出力によりヒットした
場合にヒツト信号と分岐先アドレスとを出力する分岐予
測バッファ、ｌｊＤステージの分岐アドレスを保持する
分岐先アドレスレジスタ（ＤＢＩＣ）、８はＰＦＩＣｓ
の内容と分岐予測バッファ６の分岐先アドレスとの差を
求め命令バッファの容量以内のときにはその差を出力し
、また他のときは＋１を出力する減糞：器、１ｔＨ−ｊ
ヒツト信号により減算器８の出力と＋１とを切替えるセ
レクタ、９はＰステージの仮想アドレス（ＰＶＡ）、１
１ｒｉＰステージのアドレス差を保持するレジスタ（Ｐ
Ｄ）、１２ｒｉＣステージのアドレス差を保持するレジ
スタ（ＣＤ）、１３ｒｉＴステージのアドレス差を保持
するレジスタ（ＴＤ）。
替えるセレクタ、３ｒｉセレクタ２の出力を＋１する加
（至）器、４は加η、器３とＤＢＩＣ７の出力を切替え
て保持するＡステージの命令先取シ用命令カウンタ（Ａ
ＥＩＣ）、５はＰステージの命令先取シ用命令カウンタ
（ＰＦＩＣ）、６はＰＦＩＣ５の出力によりヒットした
場合にヒツト信号と分岐先アドレスとを出力する分岐予
測バッファ、ｌｊＤステージの分岐アドレスを保持する
分岐先アドレスレジスタ（ＤＢＩＣ）、８はＰＦＩＣｓ
の内容と分岐予測バッファ６の分岐先アドレスとの差を
求め命令バッファの容量以内のときにはその差を出力し
、また他のときは＋１を出力する減糞：器、１ｔＨ−ｊ
ヒツト信号により減算器８の出力と＋１とを切替えるセ
レクタ、９はＰステージの仮想アドレス（ＰＶＡ）、１
１ｒｉＰステージのアドレス差を保持するレジスタ（Ｐ
Ｄ）、１２ｒｉＣステージのアドレス差を保持するレジ
スタ（ＣＤ）、１３ｒｉＴステージのアドレス差を保持
するレジスタ（ＴＤ）。
１４はレジスタ９の出力を人力して実アドレスを出力す
丞アドレス変換バッファ、１５ｒｉｃステージの実アド
レスを保持するレジスタ（ＣＲ人）。
丞アドレス変換バッファ、１５ｒｉｃステージの実アド
レスを保持するレジスタ（ＣＲ人）。
１６はレジスタ１５の出力を人力して命令を出力するキ
ャシュ、−１７ｒｉＴステージの命令を保持するレジス
ｚ（ＴＩＲ）、１８ｒｉ４命令を保持する命令バッファ
（ＩＢ）、１９は命令バッファ１８に対応して差を保持
する命令差分バッファ（ＩＢＤ）。
ャシュ、−１７ｒｉＴステージの命令を保持するレジス
ｚ（ＴＩＲ）、１８ｒｉ４命令を保持する命令バッファ
（ＩＢ）、１９は命令バッファ１８に対応して差を保持
する命令差分バッファ（ＩＢＤ）。
２０は命令バッファ１８と命令差分バッファ１９の書込
みアドレスを与える人力ポインタ（ＩＰＮＴ）。
みアドレスを与える人力ポインタ（ＩＰＮＴ）。
２１は入力ポインタ２０の内容を＋１する加算器、２２
は命令バッファ１８と命令差分バッファ１９の読出しア
ドレスを与える出力ポインタ（ＬＯＰＮＴ ）、２３ｒ
ｉ命令差分バッファ１９の出力により出カポインタ２２
を加減算する加減算器、２４はＤステージの命令を保持
するレジスタ（ＤＩＲ）である。
は命令バッファ１８と命令差分バッファ１９の読出しア
ドレスを与える出力ポインタ（ＬＯＰＮＴ ）、２３ｒ
ｉ命令差分バッファ１９の出力により出カポインタ２２
を加減算する加減算器、２４はＤステージの命令を保持
するレジスタ（ＤＩＲ）である。
次に本実施例の動作を示す。
いま、第２図に示す様に、メモリの内容をＡレジスタ（
ＡＲＥＧ）にロードするＬＤＡ命令と、メモリとＡＲＥ
Ｇの各内容を加えるＡＤＡ命令と。
ＡＲＥＧ）にロードするＬＤＡ命令と、メモリとＡＲＥ
Ｇの各内容を加えるＡＤＡ命令と。
インデケータがＯにならないときに上記のＬＤＡ命令に
分岐するＴＮＺ命令と、ＬＤＡ命令とを実行する場合を
説明する。
分岐するＴＮＺ命令と、ＬＤＡ命令とを実行する場合を
説明する。
ＤＰＩＣＩの内容は加算器３で＋１されて、ＡＦＩＣ４
に入力する。ＡＦＩＣ４の内容は、ＰＦＩＣ５とＰＤＡ
９とに入力、さらにＰＶＡ９の内容はアドレス変換バッ
ファ１４によってアドレス変換され実アドレスとなって
ＣＲＡ１５に保持される。
に入力する。ＡＦＩＣ４の内容は、ＰＦＩＣ５とＰＤＡ
９とに入力、さらにＰＶＡ９の内容はアドレス変換バッ
ファ１４によってアドレス変換され実アドレスとなって
ＣＲＡ１５に保持される。
次に、ＣＲＡ１５によりキャシュ１６から命令を取シ出
し、ＴＩＲ，１５を経由してＩＢＩ ８の工ＰＮＴ２０
で示されるアドレスに格納する。次に、ｌＢ１８の、０
ＰＮＴ２２で示されるアドレスから命令を取シ出し、命
令実行の最初のステージのＤＩＲ２４にセットして命令
を実行する。
し、ＴＩＲ，１５を経由してＩＢＩ ８の工ＰＮＴ２０
で示されるアドレスに格納する。次に、ｌＢ１８の、０
ＰＮＴ２２で示されるアドレスから命令を取シ出し、命
令実行の最初のステージのＤＩＲ２４にセットして命令
を実行する。
分岐命令の場合には、ＰＦ’ＩＣ５のアドレスで分Ｍ
予測バッファ６をアクセスしてＤＢＩＣ７に分岐先アド
レスを取シ出してＡＦＩＣ，ｉにセットし、分岐先命令
の先取りを行う。
予測バッファ６をアクセスしてＤＢＩＣ７に分岐先アド
レスを取シ出してＡＦＩＣ，ｉにセットし、分岐先命令
の先取りを行う。
第２図において、ＴＮＺ命令がＩ、ＤＡ命令に分岐して
ループする場合、ｌＢ１８内には、既にＬＤＡ命令は取
り出されている。このため、減算器８によＪＴＮＤ命令
とＬＤＡ命令のアドレス差（−２）を計算し、これをＩ
ＢＤ１９に格納する。
ループする場合、ｌＢ１８内には、既にＬＤＡ命令は取
り出されている。このため、減算器８によＪＴＮＤ命令
とＬＤＡ命令のアドレス差（−２）を計算し、これをＩ
ＢＤ１９に格納する。
次にＴＮＺ命令の実行時、ＤＩＲ２４にＴＮＺ命令が入
った時、０ＰＮＴ２２から−２の減算を行い（ＯＰＮＴ
＝２−２＝０）分岐先のＬＤＡ命令を次に取り出せるよ
うにする。
った時、０ＰＮＴ２２から−２の減算を行い（ＯＰＮＴ
＝２−２＝０）分岐先のＬＤＡ命令を次に取り出せるよ
うにする。
従がって、第３図に示す様に１分岐先命令の取出しが不
要のため遅れなく、命令を実行できる。
要のため遅れなく、命令を実行できる。
以上説明したように１本発明は、分岐先アドレスと命令
先取シアドレスとの差を求めて、命令バッファ容量以内
の時は、命令バッファ内に分岐先命令があるので、差か
ら命令バッファアドレスを作って分岐先命令を取シ出す
ことにより、分岐先命令の先取シを行わなくてもよいの
で、性能を上げるという効果がある。
先取シアドレスとの差を求めて、命令バッファ容量以内
の時は、命令バッファ内に分岐先命令があるので、差か
ら命令バッファアドレスを作って分岐先命令を取シ出す
ことにより、分岐先命令の先取シを行わなくてもよいの
で、性能を上げるという効果がある。
第１図は１本発明の一実施例、第２図は命令群の一例、
第３図は本発明の命令の先取シと命令の実行の動作図お
よび第４図は従来の命令の先取ルと命令の実行の動作図
を示す。 １．４．５・・・・・・命令先取り用命令カウンタ、２
゜１０・・・・・・セレクタ、３．２１・・・・・・加
算器、６・・・・・・分岐予測バッファ％７・・・・・
・分岐先アドレスレジスタ、８・・・・・・減算器、９
，１１，１２，１３，１５゜１７．２４・・・・・・レ
ジスタ、１４・・・・・・アドレス変換バッファ、１６
・・・・・・キャシュ、１８・・・・・・命令バッファ
、１９・・・・・・命令差分バッファ、２０・・・・・
・入力ポインタ、２２・・・・・・出力ポインタ、２３
・・・・・・加減第 １ 凹 茅 ２ 図 今々ｑ嶌行 グ ３ｒｇＪ 第 ４ 閃
第３図は本発明の命令の先取シと命令の実行の動作図お
よび第４図は従来の命令の先取ルと命令の実行の動作図
を示す。 １．４．５・・・・・・命令先取り用命令カウンタ、２
゜１０・・・・・・セレクタ、３．２１・・・・・・加
算器、６・・・・・・分岐予測バッファ％７・・・・・
・分岐先アドレスレジスタ、８・・・・・・減算器、９
，１１，１２，１３，１５゜１７．２４・・・・・・レ
ジスタ、１４・・・・・・アドレス変換バッファ、１６
・・・・・・キャシュ、１８・・・・・・命令バッファ
、１９・・・・・・命令差分バッファ、２０・・・・・
・入力ポインタ、２２・・・・・・出力ポインタ、２３
・・・・・・加減第 １ 凹 茅 ２ 図 今々ｑ嶌行 グ ３ｒｇＪ 第 ４ 閃
Claims (1)
- 【特許請求の範囲】 分岐命令の命令先アドレスを予測する分岐予測バッファ
を備えた命令先取り装置において、前記分岐予測バッフ
ァにより予測された分岐命令の分岐先アドレスと先取り
用命令アドレスとの差を求める手段と、 該差が命令バッファの容量より小さい場合にはその差を
用いて命令バッファの読出しアドレスを作成して分岐先
命令を命令バッファから読出す手段とを含むことを特徴
とする命令先取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19354886A JPS6349844A (ja) | 1986-08-18 | 1986-08-18 | 命令先取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19354886A JPS6349844A (ja) | 1986-08-18 | 1986-08-18 | 命令先取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6349844A true JPS6349844A (ja) | 1988-03-02 |
Family
ID=16309895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19354886A Pending JPS6349844A (ja) | 1986-08-18 | 1986-08-18 | 命令先取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131036A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59223850A (ja) * | 1983-06-03 | 1984-12-15 | Fuji Electric Co Ltd | 命令先読み制御方式 |
| JPS60168238A (ja) * | 1984-02-10 | 1985-08-31 | Hitachi Ltd | パイプラインデータ処理装置 |
| JPS60241136A (ja) * | 1984-05-16 | 1985-11-30 | Mitsubishi Electric Corp | デ−タ処理装置 |
-
1986
- 1986-08-18 JP JP19354886A patent/JPS6349844A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59223850A (ja) * | 1983-06-03 | 1984-12-15 | Fuji Electric Co Ltd | 命令先読み制御方式 |
| JPS60168238A (ja) * | 1984-02-10 | 1985-08-31 | Hitachi Ltd | パイプラインデータ処理装置 |
| JPS60241136A (ja) * | 1984-05-16 | 1985-11-30 | Mitsubishi Electric Corp | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013131036A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0863356A (ja) | 分岐予測装置 | |
| JPH0527143B2 (ja) | ||
| KR930003124B1 (ko) | 파이프라인방식의 분기명령제어장치 | |
| JPS62226232A (ja) | 分岐先アドレス算出回路 | |
| JPH04287125A (ja) | 情報処理装置 | |
| JP2668987B2 (ja) | データ処理装置 | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JPH0544049B2 (ja) | ||
| JPH0331933A (ja) | データ処理装置 | |
| JP3325309B2 (ja) | サブルーチンリターン命令処理装置 | |
| JP2001022577A (ja) | 情報処理装置 | |
| KR100468618B1 (ko) | 가변 길이 명령어를 갖는 수퍼스칼라 프로세서에 있어서의분기 예측 장치 | |
| JPH01271842A (ja) | 情報処理装置 | |
| JPH08137690A (ja) | プログラム実行制御方法 | |
| JPH02121034A (ja) | 分岐制御装置 | |
| JPS6047618B2 (ja) | 情報処理装置 | |
| JPH04213727A (ja) | 情報処理装置 | |
| JPH02278428A (ja) | 分岐制御方式 | |
| JPH0373022A (ja) | 中央処理装置 | |
| JPH01240931A (ja) | データ処理装置 | |
| JPH07271581A (ja) | マイクロプロセッサ | |
| JPH0384630A (ja) | マイクロプロセッサ | |
| JPH06124205A (ja) | 命令プリフェッチ装置 | |
| JPH06301538A (ja) | 条件分岐命令処理装置 | |
| JPS586972B2 (ja) | 情報処理装置 |